Embedded Files
()
La fig a mostra lo stadio di uscita di una porta logica con i due interruttori complementari.
Purtroppo non si riesce a realizzare interruttori ideali; quando questi sono chiusi presentano almeno una resistenza. Questa resistenza provoca una caduta interna.
Altre problematiche possono complicare il modello.
Nel caso b l'uscita è allo stato basso e alimenta un carico che la costringe ad assorbire una corrente di sink. Tale corrente circolando sulla resistenza interna provoca una caduta che fa aumentare Vo. Questo aumento non deve essere eccessivo ( Vo < VoL).
Nel caso c l'uscita è allo stato alto e alimenta un carico sul quale eroga corrente di source. Tale corrente circolando sulla resistenza interna provoca una caduta che fa diminuire Vo. Questa diminuzione non deve essere eccessiva (Vo > VoH).
Due uscite non si possono collegare direttamente tra loro prima di tutto per motivi logici. Alcuni sw di disegno elettronico segnalano l'errore (opzione ERC). L'unico caso è l'esigenza di trasmettere più segnali su un unico ingresso, che si risolve con le porte tri-state.
Nel caso del totem pole ci sono anche seri motivi elettrici; infatti con le due uscite in stati logici diversi l'alimentazione verrebbe cortocircuitata.
Es.1
Per il circuito c calcolare il valore limite che può assumere RL affinchè Vo>= VoH.
Vcc=5V; Ro=100Ohm; VoH=3,4V;
E' un valore minimo o massimo?
Es.2
Per il circuito b calcolare il valore limite che può assumere RL affinchè Vo<= VoL.
Vcc=5V; Ro=100Ohm; VoL=0,4V;
E' un valore minimo o massimo?
Google Sites
Report abuse