Impulsi salita-discesa

UN IMPULSO ALLA SALITA E UNO ALLA DISCESA

Via E-Mail "... un circuito che mi generi un impulso di 1÷ 3 secondi quando la tensione sale da 0 a 5 V (rise edge) e mi generi un impulso su una linea separata quando la tensione scende a zero (fall edge).

Allo stesso tempo avrei bisogno del procedimento inverso ovvero da un impulso generare una tensione costante finché un secondo impulso non lo resetta..."

PRIMA POSSIBILE SOLUZIONE :

CIRCUITO 1:

FUNZIONAMENTO:

Prendiamo in considerazione il caso di INPUT a livello "0". U1A si comporta come un NOT pertanto la sua uscita pin 3 si troverà a livello "1" come pure il pin 4 di U1B. La capacità C1 sarà tenuta scarica tramite R1 e così il pin 5 di U1B é a livello "0" e basta per garantire un livello "1" sul pin 6 come pure sui pin 9 e 10 di U1C che si comporta come NOT e di conseguenza pin 8 sarà a "0" come pure il pin 5 di U2B. Siccome anche pin 6 U2B é tenuto a "0" da R4-T2 avremo in uscita OUT "B" (pin 4 di U2B) un livello "0" e pertanto C4 scarico. Sempre considerando l'INPUT a livello "0" avremo anche C2 scarico così R2 garantisce un livello "0" al pin 1 di U2A, anche il pin 2 di U2A é a livello "0" tenuto a massa da R3-T1, avremo in uscita OUT "A" un livello "0" come indicato dal grafico sopra raffigurato.

Supponiamo ora che l'INPUT passa dal livello basso ad un livello "1" alto. C2 che era scarico, porta tutta la variazione di tensione sul pin 1 di U2A garantendolgi per una breve durata, (che dipende dal valore di C2 ed R2), un livello "1" che basta a forzare l'uscita OUT "A" a livello "1". C3 riporta un livello alto pure sul pin 2 così da garantire un ingresso dell'OR a "1" per un tempo (monostabile) che dipende da C3 e R3+T1 cioè circa 1÷3 secondi come desiderato. Questo indipendentemente da quanto dura l'"1" sul pin 1 di U2A. Quando C3 si sarà caricato e non riesce a mantenere un "1" sul pin 2, l'uscita OUT "A" ritornerà nello stato stabile di partenza e cioè livello "0". Sempre considerando l'INPUT a livello "1" avremo anche C1, tramite R1, si sarà caricato ad un livello alto come l'INPUT garantendo un "1" al pin 5 ma il pin 4 é a livello "0" forzato dal pin 3 di U1A che inverte appunto l'"1" d'ingresso. In queste condizioni il pin 6 di U1B non può ancora modificarsi e rimane a livello "1" e pertanto vale ancora quanto già spiegato sopra e l'uscita OUT "B" continua a rimanere a livello "0".

Supponiamo ora che l'INPUT passa dal livello alto ad un livello "0" basso. C2 si scarica sul diodo D1 e non modifica nulla dello stato d'uscita OUT "A". U1A inverte lo stato d'INPUT pertanto manda il suo pin 6 a "1" che manda alto anche il pin 4 di U1B. C1 é ancora carico a "1" e pertanto i due ingressi di U1B sono a livello alto, condizione necessaria per mandare il pin 6 di U1B a "0". Questo stato può permanere soltanto fino a che C1 riesce a mantenere alto pin 5 ma attraverso R1 si scaricherà velocemente portandosi al livello d'input "0". Questo "0" sul pin 5 fa tornare il pin 6 U1B alto ma intanto é bastato un breve "0" sui pin 9 e 10 di U1C per avere un "1" sul suo pin 8 e di conseguenza sul pin 5 di U2B. L'uscita OUT "B" si porterà pure a livello "1", C4 riporta sul pin 6 un "1"sufficiente a mantenere la condizione di questo stato anche in mancanza dell' "1" sul pin 5 di U2B. L'uscita OUT "B" rimarrà alta per un tempo 1÷3 secondi dipendenti da C4 e R4 + T2.

Pagina correlata

CIRCUITO 2:

FUNZIONAMENTO:

Il secondo circuito si presta alla soluzione della seconda parte del quesito. Supponiamo che all'accensione del circuito IN-1 e IN-2 siano a livello normalmente "0". IN-1 va diretto sul pin 13 dell'OR pertanto si troverà a livello "0" pure il pin 12 dell'OR si troverà a livello "0" anche se il pin 11 del NAND va alto perché IN-2 é a livello "0" infatti il diodo 1N4148 non può condurre e la capacità da 100pF rimane scarica garantendo il livello "0" sul pin 12 dell'OR. Due livelli "0" degli ingressi dell'OR garantiscono un livello "0" sull'uscita OUT come desiderato.

Se l'IN-1 passa da basso ad alto ho un livello "1" sul pin 13 dell'OR che basta per mandare l'OUT alto che riportato sul pin 12 dell'OR mantiene la condizione anche se viene a mancare il livello "1" sull'IN-1.

Soltanto se sull'ingresso IN-2 si presenterà un livello "1" avremo una ricommutazione dell'OUT sullo stato "0" infatti il pin 11 del NAND va basso , il diodo conduce e porta il pin 12 dell'OR a livello "0" ma i due "0" degli ingressi dell'OR portano a "0" anche l'OUT che tramite la R da 10k e sufficiente a mantenere il nuovo stato stabile di "0" sull'OUT.

SECONDA POSSIBILE SOLUZIONE:

CIRCUITO 1:

FUNZIONAMENTO:

Prendiamo in considerazione il caso di INPUT a livello "0". U1A si comporta come un NOT pertanto la sua uscita pin 3 si troverà a livello "1" C3 si predisporrà scarico attraverso D1 e il pin 10 di U1C resta a livello alto "1" come pure il pin 9 U1C sarà a "1 "attraverso R2; essendo entrambi gli ingressi di U1C a "1" il pin 8 di U1C resterà a livello "0" mantenendo C1 scarico e Q1 interdetto confermando il livello alto sul pin 9. In queste condizioni l'uscita OUT "A" permane a livello "0" come conferma il grafico. Sempre considerando l'INPUT a livello "0" avremo C4 scarico attraverso R8 e così il pin 12 di U1D a livello "0" sufficiente a mandare il pin 11 di U1D e il pin 4 di U1B a livello "1" , pure il pin 5 di U1B é tenuto alto da R4; il pin 6 di U1B sarà pertanto a livello "0", C2 scarico, Q2 interdetto confermando il livello alto del pin 5. In queste condizioni l'uscita OUT "B" permane a livello "0" come previsto dal grafico.

Supponiamo ora che l'INPUT passa dal livello basso ad un livello "1" alto. U1A inverte il livello e avremo sul suo pin 3 un livello basso che attraverso C3 porta basso il pin 10 di U1C che da solo manda il pin 8 di U1C alto cioè OUT "A" a "1", C1 inizia la sua carica e polarizza Q1 che va in conduzione portando a livello "0" il pin 9 di U1C così da garantire lo stato "1" d'uscita anche se , finita la carica di C3, viene a mancare il livello "0" sul pin 10 di U1C che attraverso la R1 torna a livello "1". Il livello "1" d'uscita permarrà per un tempo T1 (monostabile) tra 1 e 3 secondi che dipenderà dai valori di C1 e da R3 + R7 . Sempre considerando l'INPUT a livello "1" avremo che C4 potrà caricarsi attraverso R8. Il pin 13 di U1D é sottoposto ad un livello "0" proveniente dal pin 3 di U1A e basta a mantenere inalterato l'uscita OUT "B"che rimarrà a livello "0".

Supponiamo ora che l'INPUT passa dal livello alto ad un livello "0" basso. U1A inverte l'INPUT mandando a "1" il pin 3 U1A e di conseguenza C3 si scarica sul diodo D1 e non modifica nulla dello stato d'uscita OUT "A". Il pin 13 di U1D va alto e pin 12 di U1D é ancora a livello "1" perché il condensatore C4 era carico a livello alto; due ingressi a "1" mandano pin 11di U1D basso per una durata che dipende da C4 e R8 infatti R8 scarica C4 e quando il pin 12 scende a livello "0" l'uscita pin 11 torna alta. Nel frattempo questo livello "0" sul pin 11 e di conseguenza sul pin 4 di U1B, basta per mandare alto il pin 6 U1B e cioé l'uscita OUT "B" come si vede nel grafico. Il livello "1" d'uscita attraverso C2 manda in conduzione Q2 che garantirà un livello "0" sul pin 5 di U1B anche se ormai sul pin 4 é venuto a mancare il livello "0" e durerà un tempo pari a 1- 3 secondi dovuto a C2 e R5 + R6.

CIRCUITO 2:

FUNZIONAMNETO:

Il secondo circuito si presta alla soluzione della seconda parte del quesito. Questa volta si risolve il problema con porte dello stesso tipo, tutti NAND. Supponiamo che all'accensione del circuito IN-1 e IN-2 siano a livello normalmente "0". Entrambi i NAND invertono lo stato e mandano avanti un livello "1". Sull'ingresso di UxD il livello "1" proveniente dal NAND non può arrivare immediatamente ma essendo il condensatore da 1nF scarico tiene per un istante a "0" questo ingresso che da solo basta a forzare l'uscita del NAND UxD a livello "1" così che i due ingressi di UxC sono entrambi a "1" condizione necessaria per mandare l'OUT a livello "0" come desiderato.

Quando IN-1 va alto anche per un breve istante UxA manda un impulso basso sull'ingresso di UxC che basta a mandare alto l'OUT ; i due ingressi di UxD alti mandano basso l'uscita di UxD che tiene pure basso l'ingresso di UxC sufficiente per mantenere la condizione cioè OUT a "1" come voluto (vedi grafico).

Soltanto se sull'ingresso IN-2 si presenterà un livello "1" avremo una ricommutazione dell'OUT sullo stato "0" infatti l'uscita di UxB va bassa e tramite il diodo viene scaricato di colpo la C da 1 nF e cioè l'ingresso di UxD va a "0"; basta questo "0" per mandare a "1" l'uscita di UxD cosi da avere entrambi gli ingressi di UxC che riportano l'OUT a livello "0".

SCHEMA PRATICO: