Flip-flop-ul JK este similar cu Flip-flop-ul SR, dar nu există nici o schimbare în stare atunci când intrările J și K sunt ambele LOW.

Circuitul de bază flip-flop NAND SR are multe avantaje și utilizări în circuitele logice secvențiale, dar suferă de două probleme de comutare de bază.

1. trebuie să fie evitate întotdeauna condițiile Set = 0 și Reset = 0 (S = R = 0)

2. dacă Set sau Reset schimbă starea, în timp ce intrarea enable (EN) este High, este posibil ca acțiunea corectă de blocare să nu apară.

Pentru a depăși aceste două probleme fundamentale cu schema flip-flop SR, s-a dezvoltat flip flop JK.

Acest simplu Flip Flop JK este cel mai utilizat pe scară largă din toate modelele de flip-flop și este considerat a fi un circuit flip-flop universal. Cele două intrări etichetate "J" și "K" nu sunt litere abreviate alte altor cuvinte, cum ar fi "S" pentru Set și "R" pentru Reset, dar sunt ele însele litere autonome alese de inventatorul său Jack Kirby pentru a distinge tipul de flip- flop de alte tipuri.

Funcționarea secvențială a flip flop-ului JK este exact aceeași ca și pentru flip-flop-ul anterior cu aceleași intrări "Set" și "Reset". Diferența de această dată este că "flip flop JK" nu are stările de intrare invalide sau interzise ale Latch SR, chiar dacă S și R sunt ambele la logic "1".

Flop Flip JK este practic un gated flip-flop SR cu adăugarea unui circuit de intrare de ceas care previne starea ilegală sau invalidă de ieșire care poate apărea atunci când ambele intrări S și R sunt egale la nivel „1“ logic. Datorită acestei intrări suplimentare de tact, un flip-flop JK are patru combinații de intrări posibile, "1 logic", "0 logic", "no change" și "toggle" (basculare). Simbolul pentru un flip flop JK este similar cu cel al unui Latch Bistabil SR așa cum se vede în tutorialul anterior, cu excepția adăugării unei intrări de tact.

Flip-flop-ul JK de bază

Ambele intrări S și R ale bistabilului SR precedent au fost acum înlocuite cu două intrări numite intrări J și K, după inventatorul său Jack Kilby. Atunci: J = S și K = R.

Cele două porți AND cu 2-intrări ale bistabilului SR dependent au fost înlocuite acum cu două porți NAND cu 3-intrări cu a treia intrare a fiecărei porți conectată la ieșirile de la Q și Ǭ. Această cuplare încrucișată a flip-flop-ului SR permite ca starea anterior invalidă de S = "1" și R = "1" să fie utilizată pentru a produce o "acțiune de basculare", deoarece cele două intrări sunt acum interblocate.

Dacă circuitul este acum "SET", intrarea J este inhibată de starea "0" a lui Ǭ prin poarta NAND inferioară. Dacă circuitul este "RESET", intrarea K este inhibată de starea "0" a lui Q prin poarta superioară NAND. Întrucât Q și Ǭ sunt întotdeauna diferite, le putem folosi pentru a controla intrarea. Când ambele intrări J și K sunt egale cu logic "1", flip flop-ul JK basculează așa cum se arată în următorul tabel de adevăr.

Tabel de adevăr pentru funcția JK

Deci, flip-flopul JK este în esență un flip flop SR cu feedback care permite ca numai unul dintre cele două terminale de intrare, fie SET, fie RESET să fie activ în orice moment, eliminând astfel condiția invalidă văzută anterior în circuitul flip flop SR.

De asemenea, atunci când ambele intrări J și K sunt la nivel logic "1" în același timp, iar intrarea de ceas (tact) este pulsată "HIGH", circuitul va "bascula" din starea SET într-o stare RESET sau invers. Acest lucru are ca rezultat un flip flop JK care acționează mai mult ca un flip-flop basculant tip T, când ambele terminale sunt "HIGH".

Deși acest circuit este o îmbunătățire a flip-flop-ului SR cu ceas, acesta încă suferă de probleme de sincronizare numite "race" dacă ieșirea Q schimbă starea înainte ca impulsul de sincronizare al intrării de tact să aibă timp să fie OFF. Pentru a evita acest lucru, perioada impulsului de sincronizare (T) trebuie să fie cât mai scurtă posibil (frecvență ridicată). Deoarece acest lucru nu este uneori posibil cu IC-urile TTL moderne, a fost dezvoltat mult mai îmbunătățitul Master-Slave JK Flip-flop.

Master-Slave JK Flip-flop

Flip-flop-ul master-slave elimină toate problemele de sincronizare utilizând două flip-flop-uri SR conectate împreună într-o configurație serie. Un flip-flop acționează ca circuit "Master", care declanșează pe frontul anterior al impulsului de tact, în timp ce celălalt acționează ca circuit "Slave", care declanșează pe frontul posterior al impulsului de tact. Acest lucru are ca rezultat cele două secțiuni, secțiunea master și secțiunea slave fiind activate pe durata alternanțelor opuse ale semnalului de tact.

Modelul TTL 74LS73 este un IC flip-flop dual JK, care conține două bistabile tip JK individuale într-un singur cip, care permite efectuarea de flip-flop-uri singure sau master-slave. Alte IC-uri flip flop JK includ 74LS107 Dual JK flip-flop with clear, 74LS109 Dual positive-edge triggered JK flip flop și 74LS112 Dual negative-edge triggered flip-flop with both preset and clear inputs.

Dual JK Flip-flop 74LS73

Alte circuite integrate JK Flip-flop

Flip-flopul JK Master-Slave

Flip-flop- ul Master-Slave este în principiu două flip-flop-uri de tip SR dependente, conectate împreună într-o configurație serie, cu slave având un impuls de tact inversat. Ieșirile Q și Ǭ de la flip-flop "Slave" sunt trimise la intrările "Master", iar ieșirile flip flop-ului "Master" sunt conectate la cele două intrări ale flip flop-ului "Slave". Această configurație de feedback de la ieșirea slave-ului la intrarea master-ului dă bascularea caracteristică a flip flop-ului JK, după cum se arată mai jos.

Semnalele de intrare J și K sunt conectate la flip flop-ul "master" SR care "blochează" condiția de intrare în timp ce intrarea de ceas ( Clk ) este "HIGH" la nivel logic "1". Deoarece intrarea de ceas a flip flop-ului "slave" este inversul (complementul) intrării de ceas "master", flip flop-ul "slave" SR nu basculează. Ieșirile de la flip flop-ul "master" sunt "văzute" de flip flop-ul "slave", doar când intrarea de ceas merge "LOW" la nivel logic "0".

Când ceasul este "LOW", ieșirile din flip flop-ul "master" sunt blocate și orice modificări adiționale la intrările sale sunt ignorate. Flip flop-ul de tip "slave", răspunde acum la starea intrărilor sale, trecând prin secțiunea "master".

Atunci, pe tranziția "Low-High" a impulsului de ceas, intrările flip flop-ului "master" sunt transmise la intrările dependente ale flip-flop-ului "slave" și pe tranziția "High-Low" aceleași intrări sunt reflectate pe ieșirea "slave-ului" care realizează acest tip de flip flop declanșat prin front sau impuls.

Atunci, circuitul acceptă date de intrare când semnalul de ceas este "HIGH" și transmite datele la ieșire pe frontul posterior al semnalului de ceas. Cu alte cuvinte, Flip flop-ul JK Master-Slave este un dispozitiv "sincron" deoarece transmite date doar cu sincronizarea semnalului de ceas.

În următorul tutorial despre circuitele logice secvențiale, ne vom uita la multivibratoare care sunt folosite ca generatoare de forme de undă pentru a produce semnale de ceas pentru a comuta circuite secvențiale.