CMOS Extension

* : Transistor Evolution for CMOS Extension and Future Information Processing Technologies (Toshiro Hiramoto)

Ext. Abs. the 9th International Workshop on Junction Technology

○ Introduction

실리콘 기반 MOSFET(Metal-oxide-semiconductor field-effect transistor) 소자는 비용 감소, 소자 전력 감소, 소자 구동 속도를 향상시키기 위해 소자의 크기를 줄여오고 있었다. 하지만, Short channel effect와 같은 문제점으로, 실리콘 기반의 MOSFET 소자의 Gate 길이를 10 nm 이하로 줄이기 어려워 졌다. 이러한 이유로 인해, 기존 CMOS Platform을 여러 가지 기술로 확장시키려는 노력이 이루어지고 있다. 위와 같은 그림을 보다시피, 기존 CMOS 기술에 새로운 기술들을 적용하려는 것을 “CMOS Extension”이라고 하며, 현재 NDSL에서는 시뮬레이션 및 공정을 통해 CMOS Extension을 연구 개발 중에 있다.

MOS transistors consisted of silicon have been scaled down in order to obtain higher speed, lower power, and lower cost. Today, The gate length can be fabricated less than 20 nm. However, there is technical limit to accomplish the 10 nm gate legth. It is now well recognized that simple scailing of bulk MOSFETs will fail in the nanometer regime. Every effort to extend the CMOS platform to future information technologies is being made. Recently, a "CMOS Extension" that new technolgies are merged into CMOS is emerging.

○ Our Research

- Fabrication and simulation of III-V compound semiconductor

- Fabrication and simulation of 3D structure device (FinFET, Nanowire)

SEM (Scanning electron microscope) image of III-V compound semiconductor by NDSL

Design and Analysis of Sub-10 nm Junctionless Fin-Shaped Field Effect Transistor

Journal of Semiconductor Technology and Science, October 2014 [Sung Yoon Kim et al.]