- 半加算器（bit型使用） (掲載ページ：24, リスト番号：2.1)
- 全加算器のキャリー生成回路 (掲載ページ：47, リスト番号：3.1)
- 半加算器（std_logic型使用） (掲載ページ：59, リスト番号：4.1)
- 全加算器（コンポーネント使用） (掲載ページ：60, リスト番号：4.2)
- ４ビット加算器（コンポーネント使用） (掲載ページ：62, リスト番号：4.3)
- ４ビット加算器（算術演算子使用） (掲載ページ：63, リスト番号：4.4)
- ４ビットマルチプレクサ（セレクタ） (掲載ページ：66, リスト番号：4.5)
- ４ビットデマルチプレクサ (掲載ページ：68, リスト番号：4.6)
- ２入力４出力デコーダ (掲載ページ：70, リスト番号：4.7)
- ７セグメントLED用デコーダ (掲載ページ：72, リスト番号：4.8)
- ４入力２出力エンコーダ (掲載ページ：74, リスト番号：4.9)
- コンパレータ（比較器） (掲載ページ：75, リスト番号：4.10)
- パリティチェッカ (掲載ページ：76, リスト番号：4.11)
- 半加算器（リスト4.1）用のテストベンチ (掲載ページ：84, リスト番号：4.12)
- データ伝送回路のテストベンチ（信号値と時間の指定） (掲載ページ：86, リスト番号：4.13)
- データ伝送回路のテストベンチ（データファイルの使用） (掲載ページ：87, リスト番号：4.14)
- データ伝送回路のテストベンチ（プログラム的な記述） (掲載ページ：89, リスト番号：4.17)
- RSフリップフロップ (掲載ページ：94, リスト番号：5.1)
- 同期型RSフリップフロップ (掲載ページ：97, リスト番号：5.2)
- ラッチ (掲載ページ：99, リスト番号：5.3)
- JKフリップフロップ (掲載ページ：102, リスト番号：5.4)
- Tフリップフロップ (掲載ページ：104, リスト番号：5.5)
- Dフリップフロップ (掲載ページ：105, リスト番号：5.6)
- マスタースレーブ型JKフリップフロップ (掲載ページ：108, リスト番号：5.7)
- ポジティブエッジトリガ型Dフリップフロップ (掲載ページ：110, リスト番号：5.8)
- ４ビットシフトレジスタ (掲載ページ：114, リスト番号：5.9)
- ４進カウンタ（ステートマシンとして記述） (掲載ページ：135, リスト番号：6.1)
- ４進カウンタ（算術演算子使用） (掲載ページ：136, リスト番号：6.2)
- ３状態ステートマシン（VHDL演習6.1） (掲載ページ：138, リスト番号：6.3)
- 同期式N進カウンタ (掲載ページ：139, リスト番号：6.4)
- ２^N進アップダウンカウンタ (掲載ページ：140, リスト番号：6.5)
- Nビットリングカウンタ (掲載ページ：142, リスト番号：6.6)
- Nビットジョンソンカウンタ (掲載ページ：144, リスト番号：6.7)
- Nビットグレイコード生成回路 (掲載ページ：146, リスト番号：6.8)
- Nビットグレイコードカウンタ (掲載ページ：147, リスト番号：6.9)
- ROM（定数使用） (掲載ページ：148, リスト番号：6.10)
- ROM（データファイル使用） (掲載ページ：149, リスト番号：6.11)
- RAM (掲載ページ：150, リスト番号：6.13)
- 乗算器（順序回路） (掲載ページ：158, リスト番号：7.1)
- mod演算器（if文使用） (掲載ページ：176, リスト番号：7.2)
- mod演算器（for-loop文使用） (掲載ページ：177, リスト番号：7.3)
- mod演算器（ビット幅のパラメータ化） (掲載ページ：178, リスト番号：7.4)
- RSA暗号器（論理合成不可） (掲載ページ：187, リスト番号：8.1)
- mod演算器（組み合わせ回路）（パッケージ含む） (掲載ページ：194, リスト番号：8.2)
- 乗算＋mod演算器（順序回路）（パッケージ含む） (掲載ページ：198, リスト番号：8.3)
- Verilog-HDL記述は、もとのVHDL記述と比較しやすいように、簡略化できる箇所でも敢えて冗長に記述している場合があります。
- 論理合成の結果は、Synopsys Inc. の Design Compiler を用いて最適化を行いました。
- シミュレーションの結果は、Synopsys Inc. の VSS を用いて波形表示を行いました。