2逓倍クロック (Clock Doubler / Verilog)

入力されたクロックを2逓倍します。これはPLLを使用しておらず、また、CR等のアナログ入力も使用していないので、

精度的には疑問がありますが、どのように動作するのかを知るために実験します。

VERILOG CODE

CLOCK DOUBLER

module clock_doubler

(

input clk_in,

output clk_out

);

reg flipflop;

assign clk_out = clk_in ^ flipflop;

always@(posedge clk_out)

begin

flipflop <= ~flipflop;

end

endmodule

RTL

実際の波形