Delta Sigma A/D Convertion デルタシグマ型のAD変換回路

ディスクリートで変換回路を作る意義について

専用のAD変換器ICを使えば価格相応のパフォーマンスでAD変換できるのは当然であるが、現実にはHi-Fiとまではいかななくとも、必要十分な明瞭さでアナログ信号を取り込めると有難い場合があります。そんな時ちょっと付け足し程度の回路でその目的が達成できればいいのになぁ〜という場合に向いているのが実はデルタシグマ型のAD変換でしょう。

高い精度を求めてしまうと作るのは大変な事になりますが、例えば、音声メモ機能を持ったしゃべるガジェットを作るなんて用途には十分な音質が簡単に得られますし、クロック周波数を高くすれば超音波から長波〜中波程度までの信号を変換し、デジタル受信機(SDR)を作ることさえ可能です。

また、変換したPDMストリームをダイレクトにそのまま使うのではなく、PCMに変換することでデジタル領域での信号処理も可能になります。

2015年に市場に登場したMAX10は非常に安価ながら、乗算を含むハードウェア演算やNIOS-CPUを実装できる程の大規模で高速な演算システムも構築できるようになりました。もっともMAX10シリーズにはAD変換器を搭載したモデルもありますが、一般にFPGAの世界ではこのような混載デバイスまだまだ、ごく少数です。

一般的なデルタシグマ型のAD変換回路

以下に一次のデルタシグマ型のAD変換の構成ブロック図を示します。

そこで、この構成に忠実に回路を考えてみました

実際にハードウェアを作ってみたのが下の画像です

(基板の写真)

回路の動作について

一定のサンプリング周期fsごとに積分器の出力がスレッショルド値より上か下かを判断し、これをDフリップフロップでサンプリングし１ビット量子化した値とします。この量子化した値を積分器の入力にフィードバックし、同時に入力信号と減算することでその差異を次の周期にサンプリングする値とします。この系がぐるぐると回る事で常に誤差が次回のサンプリングに打ち消される方向に動作が続きます。つまり仮に入力信号が一定の固定値であれば、論理的にはその量子化出力は１サンプルごとに反転を繰り返す一定のビット列となります。

この信号は、言い換えればサンプリング周波数の半分の矩形波ですのでナイキスト周波数以上のいわばノイズとしてカットされ無いものと同じ扱いがされる運命にあります。

現実には、入力信号には常にノイズが含まれていますし、処理系の遅れもあるので多少のばらつきが生じますが長い目で見れば、量子化された値の上側と下側の個数はほぼ同じとなり打ち消しあって一定の値を保持するという動作になります。

PDMビットストリームからPCMへの変換について

今回、紹介したAD変換回路は一次のデルタシグマ変換器なので、単純にスレットショルド値より上の値なら「＋１」、それより下の値なら「ー１」としてサンプリング周期１／fs [sec]ごとに積算していけばその値がリニアPCM値となります。さらに複数のサンプリング周期（＝n）ごとの値を代表値とすることでサンプリング周波数 fs/n [Hz]でのPCMデータとして使用できます。このときのダイナミックレンジは記録される信号の周波数によって異なり、一番高い周波数で考えるとn個のサンプリング時間で振幅の一番上から下まで到達できるのが最大の振幅となるので、Dレンジは約 20*log(n/2) [dB] で計算できる値となります。しかし自然界の音の殆どは1/f分布を有する低音域のエネルギーが大きい音なのでよほど「キーキー」いうような音色の音でない限りもっと大きなレベルの信号を記録することができます、つまり実用上のS／Nはこの値よりもずっといい状態で使うことが可能なのです。昔のカセットテープのM.O.L.（周波数ごとの最大出力レベル）が高域では50dB程度しかなかったのに録音になら十分実用になったことと似ていますね。

回路簡素化に挑戦！

上記のセクションでは、原理に忠実に回路を構成しましたが、実はビックリする位もっと簡単に一次のデルタシグマ型AD変換器を構築することができます。

以下のその具体的な回路例を示します。簡単な回路ですが、できれば470pFのコンデンサーだけは高誘電体のチップコンデンサーやセラミックコンデンサーは避けて、ドループの少ないマイカやスチコン、ポリエステルフィルム系の高品質なものを使用されることを推奨します。

度肝を抜かれたとは正にこのことでしょうか？、初めて見た人は「ロジック入力でアナログ値が読める訳ないでしょ」とか「こんなのでマトモに変換できるの？」とか思うはずです。

でも、ここには上記の構成ブロックと同じ要素がちゃんと入っています。積分器はコンデンサー一発で構成されており、入力のミキサーはパッシブの抵抗ミキサーです。FPGAの入力回路は見方を変えればLV−CMOS入力であれば電源電圧の約半分をスレッショルド値とする量子化器であり、フィードバックする信号の極性を反転するためにデジタル領域でD−FFの反転出力を利用しているので、これだけの付加回路ですがデルタシグマ型AD変換器の要素がすべて凝縮されて搭載されています。 FPGAデバイスの駆動能力等の都合上このような時定数になっていますのでDーFFをかなり高速で動作させないといけないという制約はありますが、現代のFPGAの速度を持ってすれば全く問題にはならない都度の制約と言えるでしょう。低いサンプリング周波数のデータが欲しい場合には、一旦高速でサンプリングしてからデジタル領域でデシメーション処理を行うことで、こんな回路で意外なほど高精度なデータを得ることができます。