Вопросы к экзамену 2012

Архитектура вычислительных систем

и компьютерных сетей

2012-2013 учебный год

7 семестр

Специальность: Математическое обеспечение

и администрирование информационных систем

Версия 0.3.

Перечень принятых сокращений:

- ВС - вычислительная система.
- ЛВС - локальная вычислительная сеть.

Теоретические вопросы

1. 1. Способы организации и типы ВС.
2. 2. Параллельная обработка информации: уровни и способы организации.
3. 3. Реализация в многомашинных и многопроцессорных ВС.
4. 4. Операционные конвейеры.
5. 5. Векторные, матричные, ассоциативные системы.
6. 6. Однородные системы и среды.
7. 7. RISC-архитектуры.
8. 8. Развитие архитектур, ориентированных на языковые средства и среду программирования.
9. 9. Основы метрической теории ВС.
10. 10. Технология распределенной обработки данных.
11. 11. Принципы построения и архитектура компьютерных сетей.
12. 12. Протоколы, иерархия протоколов и режимы их работы: соединение, передача данных, разъединение.
13. 13. Передача информации в компьютерных сетях.
14. 14. Каналы связи, модемы.
15. 15. Кодирование и защита от ошибок.
16. 16. Структура пакета.
17. 17. Методы коммутации каналов, сообщений, пакетов.
18. 18. Маршрутизация.
19. 19. Базовые средства передачи данных.
20. 20. Локальные вычислительные сети (ЛВС).
21. 21. Структура и принципы построения ЛВС.
22. 22. Конфигурация связей.
23. 23. Стандарты, соглашения и рекомендации.
24. 24. Программное обеспечение компьютерных сетей.
25. 25. Классификация ВС.
26. 26. Закон Амдала.
27. 27. Метрики сети. Статические и динамические топологии.
28. Биполярный транзистор

Практические задания

1. Инвертор
2. Вентиль И.
3. Вентиль ИЛИ.
4. Вентиль НЕ.
5. Вентиль Исключающее ИЛИ.
6. Комбинационная схема.
7. Шифратор.
8. Дешифратор.
9. Мультиплексор.
10. Демультиплексор.
11. Полусумматор.
12. Сумматор.
13. Многоразрядный сумматор.
14. Одноразрядное АЛУ.
15. Многоразрядное АЛУ.
16. RS-триггер.
17. Синхронный RS-триггер.
18. D-триггер.
19. Синхронный D-триггер.
20. Схема 4-разрядного регистра.
21. Схема памяти 4×3 с одним дешифратором.
22. Модель компьютера: умножить содержимое регистра АХ на регистр ВХ и произведение записать в АХ.
23. Модель компьютера: сдвинуть влево содержимое регистра АХ на число разрядов, указанное в регистре ВХ.
24. Модель компьютера: сдвинуть вправо содержимое регистра АХ на число разрядов, указанное в регистре ВХ.
25. Модель компьютера: нацело разделить содержимое регистра АХ на регистр ВХ и частное записать в АХ.
26. Напишите программу, которая позволяет изучить машинное представление целых чисел.
27. Напишите программу, которая позволяет изучить машинное представление вещественных чисел.

Прошлые версии