V-Tails/PLL

周波数シンセサイザ用PLL-ICの動作に着目した、趣味のPLL（フェーズ・ロックド・ループ）解説です。

2025-11-12

本文はzip圧縮して、pll.zip(3,430KB)に置きました。

以下、目次だけ掲載します。

ＰＬＬの理論解析

周波数シンセサイザ用PLLのループ定数と応用特性（周波数シンセサイザに要求される各種特性）について、簡単に解析を行います。

実際のループ設計では、理論解析による手計算だけで特性を正確に予測することは困難であり、シミュレーションが用いられます。

PLLの理論を知らなくても、シミュレータでの設計手順がわかればPLLのループ設計は可能ですが、ある程度の理論的な知識があると、問題解決の効率を向上できます。

ここでの理論解析は、シミュレータによるループ設計の補助を目的とし、理論解析の考え方、動作原理、ICの動き、などに重点を置き、IC内部回路のシミュレーション結果を含む図やグラフを使って説明しますが、細かい数式の展開は省略します。

計算式はテキストで表示しているため、少し見にくいですが、iMemoへペーストして、計算に利用できます。

PLLの動作原理 (2004-09-06) 

理想ＰＬＬ 

• • 概要 (2003-06-03) 

    • 理想PLLとは 

    • 構成 

    • 応答の意味 

    • 位相比較器 

    • ループフィルタ 

    • ロック検出回路 

  • 基本式 (2004-09-22) 

    • ブロック図 

    • 基本式 

  • 変調特性 (2003-05-30) 

    • VCO変調特性 

    • TCXO変調特性 

    • ロック判定ミス（変調時の位相誤差） 

  • ロックアップ特性 (2003-08-18) 

    • ロックアップ特性 

    • ロック近似値 

    • ロック検出（ロックアップ時の位相誤差）

  • リファレンスリーク（位相比較スプリアス） (2003-07-30) 

    • 不感帯防止回路 

    • 不感帯防止パルスによるスプリアス 

    • リーク電流によるスプリアス 

    • 合計したスプリアス 

    • CP電流の不均衡の影響 

  • 位相ノイズ (2003-09-09) 

    • VCOのノイズ 

    • TCXOのノイズ 

    • 抵抗の熱雑音 

    • PLL-ICのCP電流ノイズ 

    • PLL-ICのジッター 

    • ジッターによるノイズ電流（サンプリング） 

    • ジッターによる位相ノイズ 

    • トータルの位相ノイズ

実際のPLL 

• • ロックアップの非理想動作 (2003-08-18) 

    • サンプリングによる位相遅れ（高速化の限界） 

    • 位相比較器のサイクルスリップ 

    • チャージポンプの飽和 

    • 初期位相整合 

    • コンデンサの誘電吸収(2003-08-29)

  • サンプリング動作を含むAC特性 (2003-09-20) 

    • サンプリング動作 

    • サンプリング・ループゲイン 

    • 変調特性 

    • リファレンスリーク 

    • 位相ノイズ 

    • FM変調によるスプリアス

  • 高速モード 

  • フラクショナルPLL 

PLLのトラブル解析 

• • ループの発振 (2004-03-19) 

    • 制動係数による発振 

    • リップルフィルタ（追加のLPF）による発振 

    • サンプリング動作による発振

  • 電源ノイズの影響 

  • 広域スプリアス 

  • PLL間の干渉によるスプリアス 

  • 逓倍信号の干渉によるスプリアス  

  • 電圧出力チャージポンプの問題点 

  • 部品の実装

PLL-ICの設計方針によっては、このページの解説と動作が異なる場合もあります。ご注意ください。

PLL用フリーソフト

• PLLs ループフィルタ設計用のPLLシミュレータ（パーソナル版）

• SData PLL評価用のシリアルデータ送信ソフト

ＰＬＬsを使ったループ設計

PLLの特性は、ループフィルタの設計により大きく変化します。 

要求される特性に優先順位を付け、各項目のトレードオフを見極めながら、ループフィルタの最適値を探します。 

PLLs(PLLシミュレータ)を利用すると、特性を確認しながら簡単にPLLのループフィルタを設計できます。 

物理的な限界に近い特性を要求されると、シミュレーションのモデル精度の限界から、シミュレーションと実験を繰り返して決定する必要がありますが、現実的な要求スペックであれば、ほぼシミュレーションだけで設計できます。

• 設計手順 (2003-05-07)暫定 

  • 概要 

  • VCOのパラメータ 

  • TCXOのパラメータ 

  • PLL-ICのパラメータ 

  • 理想特性からのずれ 

  • 素子バラツキ 

  • スプリアス 

  • ノイズ（位相ノイズ、FMノイズ） 

• PLLsによる設計例 

  • PHS用1stPLL (2004-08-03) 

  • PHS用2ndPLL (2004-08-03) 

  • 小電力無線データ通信用PLL (2004-08-03)

当然ですが、

• 実際の製品に適用し、量産する場合には、実測による十分な検証を行ってください。

• PLLsはフリーソフトです。設計結果を保障することはできません。

• このページは趣味で作成しています。各PLL-ICの推奨ループフィルタについては、ICメーカーへお問い合わせください。

Copyright(C) 2003-05-07 ～ 2004-09-22 桝岡 秀昭