Embedded Files
En este apartado veremos unos breves apuntes sobre Verilog.
No es mi intención hacer un repaso exhaustivo sobre todas y cada una de las funcionalidades de Verilog -para eso puedes ver una serie de enlaces que he dejado al final de esta página- si no más bien sentar un punto de partida para todos aquellos que se acercan por primera vez a este lenguaje.
Trataré de definir los términos más comúnmente utilizados y de explicar como se organizan los diferentes métodos de describir circuitos.
Esta sección es work in progress, iré añadiendo nuevos temas según vaya profundizando en la materia.
2.1 Modelado de circuitos a nivel de puerta, gate level modeling
2.1 Modelado de circuitos a nivel de puerta, gate level modeling
· Puertas Lógicas Primitivas, UDP's
· Puertas Lógicas Primitivas, UDP's
2.2 Describiendo el flujo de datos, dataflow modeling
2.2 Describiendo el flujo de datos, dataflow modeling
· Asignaciones continuas, continuous assignments
· Asignaciones continuas, continuous assignments
2.3 Describiendo el comportamiento del circuito, behavioral modeling
2.3 Describiendo el comportamiento del circuito, behavioral modeling
· Asignaciones de procedimiento, procedural assignment
· Asignaciones de procedimiento, procedural assignment
2.4 Describiendo la estructura jerárquica, structural modeling
2.4 Describiendo la estructura jerárquica, structural modeling
· Instanciando módulos
· Instanciando módulos
3.1. Bloque always para modelar circuitos combinacionales
3.1. Bloque always para modelar circuitos combinacionales
· Asignaciones blocking
· Asignaciones blocking
3.2 Bloque always para modelar circuitos secuenciales
3.2 Bloque always para modelar circuitos secuenciales
· Asignaciones non-blocking
· Asignaciones non-blocking
1. FSM de Moore
1. FSM de Moore
1.1 Cómo codificar una FSM de Moore empleando tres bloques always
1.1 Cómo codificar una FSM de Moore empleando tres bloques always
1.2 Cómo codificar una FSM de Moore empleando dos bloques always
1.2 Cómo codificar una FSM de Moore empleando dos bloques always
2. FSM de Mealy
2. FSM de Mealy
2.1 Cómo codificar una FSM de Mealy empleando tres bloques always
2.1 Cómo codificar una FSM de Mealy empleando tres bloques always
2.2 Cómo codificar una FSM de Mealy empleando dos bloques always
2.2 Cómo codificar una FSM de Mealy empleando dos bloques always
· Ejemplos de diseño jerárquico e instanciación de módulos
· Ejemplos de diseño jerárquico e instanciación de módulos
· Ejemplo de diseño un multiplicador por adicción
· Ejemplo de diseño un multiplicador por adicción
Recursos
Recursos
A continuación algunas páginas con información de interés sobre Verilog
En castellano:
Open FPGA Verilog Tutorial Tutorial sobre Verilog del gran Obijuan con la placa IceStick
En inglés:
HDLbits en esta página puedes practicar Verilog online sin necesidad de instalar simuladores en tu ordenador. Muy recomendable.
Verilog tutorial for beginners
En YouTube:
ECE 3300 - Digital Circuit Design Using Verilog. En mi opinión, de los mejores tutoriales en la materia que he visto. Gracias a Anas Salah Eddin por compartir.
Verilog Tutorial For Beginners. All concepts of HDL Coding . 60 vídeos sobre Verilog. Thanks to ComponentByte
Curso de Verilog repartido en 41 vídeos. Hardware Modeling Using Verilog
Un trabajo excelente del Department of Computer Science & Engineering Indian Institute of Technology Kharagpur
Google Sites
Report abuse