Search this site
Skip to main content
Skip to navigation
SystemVerilogで遊ぼう！
00. このサイトは？
000. つぶやき
001. Eclipse
002. moduleとclass
003. なぜ機能シミュレーションをするのか
004. 汎用比較器とは
005. uvm_xxx_dbの使い分け
006. default_sequence
007. uvm-1.1は？
008. スコアボードを使おう
009. スクリプト言語
010. スキルアップに
01. 実行環境の構築について
02. Hello World!!
03. 配列の基本
01. 静的配列
02. 動的配列
03. queue型配列
04. 連想配列
記述例（メモリ）
05. 汎用メソッド
04. メソッド（関数）の定義
01. 関数の実行結果を得る
02. 応用編
05. classの使い方
01. 継承
02. パラメタライズ
03. ぷち応用例
04. classのcopy
06. 並列実行の基本
01. 並列実行の種類
02. 並列実行と無限ループ
07. その他いろいろ
enum
interface
macro
mailbox
mailboxの定義を発見
struct
システムタスク
ランダム生成
10. コーディングノウハウ
defineマクロの応用
20. モデルを作成してみる
01. マスタモデル
02. スレーブモデル
03. テストベンチトップ
30. テストベクタの分離
DPI-C
sample code
40. OVMで遊ぼう
amba APB
まずはここから
階層構造を理解する
50. UVMで遊ぼう
00. とりあえずrunするまで
00a. uvm-1.2を試す
01. 互換性の問題
02. 追加された機能（途中）
03. 追加されたマクロ
04. uvm11-to-uvm12.plを使ってみた
05. exampleを比較する
01. 10日で身に付けるUVMの基礎
01日目～Hello World
02日目～モデルの構造と実行フェーズ
03日目～モデルのひな形ステップ１
04日目～モデルのひな形ステップ２
05日目～モデルのひな形ステップ３
06日目～モデルの追加
07日目～テストの構成と追加
08日目～ランダム転送と期待値自動比較
09日目～再利用の仕方
10日目～まとめ
02. 簡単な仕様のモデルの作り方と実行
03. パイプライン処理
04. examplesを調べる
simple
event_pool
module
pkg
10. 割り込みシーケンス
20. virtual sequencerを動かしてみた
80. 技術の個別解説
01. function newの書き方
02. `uvm_xxx_utilsとは
03. `uvm_field_intとは
04. sequenceとsequencer
05. virtual sequencer
90. 問題解決のヒントに
01. 全然動かずに終わるときは
99. OVM-UVM移行メモ
Layered Sequence
modelsim_10.5b
ubusサンプルを解析
ubus_tb_top.sv
uvm_config_db, uvm_resource_db
win10 32bitマシンでuvm1.2
win7 64bitマシンで動かしてみた
xx. 使い方（マナー）（工事中）
60. アサーション（リンクだけ）
80. 検証コンポーネント
01. スコアボード
01. スコアボードを作ってみる
基本スコアボードのサンプル
02. 汎用比較器 for UVM
説明書
90. 公開ツール
001. chk_macro.rb
002. all_grep.rb
003. gen_uvm_model.rb
004. uvm_code_helper.rb
95. 公開macro
001. build_component
99. 未分類
macroの中に「"」を埋め込むには
UVM解析（なう）
未調査事項（UVM）
SystemVerilogで遊ぼう！
03. 配列の基本
SystemVerilogの配列は、以下の4種類あります。
静的配列
動的配列
queue型配列
連想配列
Google Sites
Report abuse
Google Sites
Report abuse