P

parallel plate capacitor, 308

평행 도체판 커패시터

parasitic resistance, 780–7

기생 저항

base resistance, 782–6

베이스 저항

integrated Si PN diode, 343–4

집적된 실리콘 PN 다이오드

I–V characteristics, 781

전류-전압(I-V) 특성

small-signal equivalent circuit model, 781

소신호 등가 회로 모델

particle flux, 140

입자 선속(flux)

particle-wave duality, 4

입자-파동 이중성(duality)

part per million (ppm), 821

백만 분의 일(ppm)

Pauli exclusion principle, 8, 12, 20

파울리(Pauli)의 배타 원리

permittivity of vacuum, 817

진공의 유전률

phonon scattering, 134

포논(phonon, 진동의 입자적 표현) 산란

photoelectric effect, 4

광전 효과

photon, dual nature of the, 1–5

포논(phonon, 진동의 입자적 표현)의 이중성(dual nature)

Planck’s constant, 817

프랑크 상수(Planck's constant)

PN junction diode

PN 접합 다이오드

applications, 281

용도(응용분야)

built-in potential, 289

내부에 형성된(built-in) 전위

charge–voltage characteristics, 308–13

전하-전압 특성

circuit symbol, 283

회로 심볼(기호)

CMOS, 281, 282

CMOS(상보금속산화물반도체)

current–voltage characteristics see current–voltage

characteristics, PN junction diode

PN 접합 다이오드의 전류-전압 특성

definition, 282–3

정의

depletion approximation, 349–50

공핍(드플리션) 근사

equivalent circuit model, 313–20

등가 회로 모델

integrated circuits see integrated PN diode

집적회로 (집적된 PN 다이오드 참고)

nonidealities and second-order effects, 320–

비이상성 및 2차 효과

quasi-neutral region resistance, 350–1

유사(준) 중성 영역의 저항

switching characteristics, 353–8

스위칭 특성

in thermal equilibrium, 283–90

열 평형 상태에서

views of integrated, 281, 282

집적회로 관점

Poisson–Boltzmann formulation, MOS structure, 464, 468, 499

MOS 구조의 포아송-볼츠만(Poisson-Boltzmann) 표현(방정식)

acceptor doping level, 508, 510

억셉터(수혜자) 도핑 준위

approximations for

근사

accumulation, 512–13

축적

depletion, 511

공핍(디플리션)

inversion, 514–16

반전

charge neutrality, 498

전하 중성 조건

electric field, 500, 501, 504

전계

electron concentration, 506, 507

전자 농도

electrostatic potential, 500, 505, 510

정전위

energy band diagrams, 505

에너지 밴드 다이어그램

hole concentration, 506, 507

정공 농도

insulator/semiconductor interface, 500, 503

부도체와 반도체 사이의 계면

quasi-equilibrium, 498

유사(준) 평형상태

semiconductor capacitance, 506, 507, 509

반도체 커패시턴스

semiconductor charge, 501

반도체 전하

semiconductor charge vs. applied voltage, 502, 503

반도체 전하의 인가 전압과의 상관관계

subthreshold regime, 506, 508

서브스레쉬홀드(subthreshold) 동작 영역

surface potential vs. applied voltage, 502

표면 전위의 인가 전압과의 상관관계

volume charge density, 502, 504

단위 부피 당 전하량

polysilicon depletion, 640, 641

폴리실리콘(polysilicon) 공핍(depletion)

C–V characteristics, of MOS structure, 642, 643

MOS 구조의 커패시턴스-전압(C-V) 특성

and finite thickness of inversion layer, 639

그리고 반전 영역의 유한한 두께

polysilicon emitter, 791

폴리실리콘(polysilicon) 이미터

positive-bias temperature stress (PBTS), 493

양의 바이어스와 온도로 인한 스트레스 (PBTS)

potential energy, 144, 145

퍼텐셜 에너지

power constrained scaling, 680

전력 제한 스케일링(scaling)

power-delay product, 669

전력-지연 곱(power-delay product)

principle of detailed balance, 89

세부적인 균형에 관한 원리

PtSi/n-Si Schottky diodes, I–V characteristics of, 394–6

PtSi/n-Si 쇼트키 다이오드의 전류-전압(I-V) 특성

pulse of light, 111–15

광 펄스

punchthrough breakdown, 765–7

펀치스루 (punchthrough, 두개 이상의 접합에 존재하는 공핍영역(depletion region)이 합쳐지는 현상)에 의한 항복