เอชดีแอลและเอฟพีจีเอ(FPGA)

ตำรา "การออกแบบระบบดิจิตอลด้วยวีเอชดีแอล"

ตำราเล่มนี้ เป็นตำราเกี่ยวกับภาษา VHDL ซึ่งเป็นภาษาที่ใช้สำหรับการออกแบบวงจรและระบบดิจิตอล เนื้อหาของตำรา ได้แสดงถึงขั้นตอนการออกแบบระบบดิจิตอลด้วยภาษา VHDL โดยเปรียบเทียบกับการออกแบบด้วยวิธีดังเดิม

เนื้อหาของตำราแบ่งออกเป็น 3 ส่วนคือ

ส่วนแรกบทที่ 1 และบทที่ 6 เป็นความรู้ทั่วๆไปที่เกี่ยวข้องกับวีเอชดีแอล รวมทั้งองค์ประกอบของ วีเอชดีแอลและอุปกรณ์ที่นำมาสร้างเป็นวงจรจริง

ส่วนที่ 2 ตั้งแต่บทที่ 2 ถึงบทที่ 5 เป็นรายละเอียดของวีเอชดีแอลโดยกล่าวตั้งแต่ โครงสร้างของภาษา ชนิดข้อมูล คำสั่ง โปรแกรมย่อยและการเขียนโปรแกรมทดสอบหรือ Testbenches

ส่วนสุดท้ายส่วนที่ 3 ประกอบด้วยบทที่ 7 และบทที่ 8 ในบทที่ 7 ว่าด้วยวิธีการออกแบบด้วยวีเอชดีแอล เมื่อเทียบกับการออกแบบตามปกติ โดยเริ่มตั้งแต่วงจรลอจิกแบบคอมไบเนชั่นนอลขนาดเล็กไล่ไปจนถึงวงจรซีเควนเชียลที่มีความซับซ้อนมากขึ้น เช่น รีจิสเตอร์ วงจรนับ และสเตทแมชชีน สุดท้ายในบทที่ 8 เป็นการนำความรู้ที่ได้จากบทที่ 7 มาประกอบรวมกันเป็นโครงงานย่อยๆอันได้แก่ นาฬิกาจับเวลา ซึ่งจะเห็นวิธีการออกแบบตั้งแต่ส่วนย่อยๆ ของระบบแล้วนำส่วนย่อยๆนั้นมาประกอบรวมกันเป็นระบบใหญ่

ดังนั้นตำรานี้จึงเหมาะสำหรับใช้เป็นตำราประกอบการเรียนการสอนในวิชาที่เกี่ยวกับการออกแบบวงจรดิจิตอล วิชาที่เกี่ยวกับ VHDL และใช้เพื่อการค้นคว้าเพื่อหาความรู้เพิ่มเติมสำหรับผู้สนใจทั่วไป

มีจำหน่ายที่ ศูนย์หนังสือธรรมศาสตร์

http://bookstore.tu.ac.th/detail.php?ISBN=6163140591

ตัวอย่างการออกแบบระบบดิจิตอลด้วยภาษาวีเอชดีแอล และการใช้งาน FPGA