Lab1

新增專案:

<步驟一>開啟新專案

開啟ISE，選擇File->New Project後，輸入“Project Name”、 “Project location”和“Top-level source type" 後點選下一步

(圖)

<步驟二>選擇裝置內容(使用"Nexys™2 Spartan-3E FPGA Board")

注意:

有兩種型號的板子 " XC3S500E" 與 "XC3S1200E"

(圖)

<步驟三>確認專案內容後，點選"Finish"

(圖)

新增檔案:

<步驟一>對著建立好的專案點選右鍵，選擇"New Source"

(圖)

<步驟二>選擇你要加入的檔案類型並輸入檔案名稱

增加電路圖檔(.sch) → 選擇“schematic”

(圖)

增加Verilog檔(.v) → 選擇“Verilog Module”

(圖)

增加模擬檔(.tbw) → 選擇“Test Bench Waveform”

(圖)

增加腳位檔(.ucf) →選擇“Implementation Constraint File”(注意:必須先有Verilog檔，才能建立)

(圖)