Lab ALU

實驗名稱:ALU

先下載最網頁最下方的code, ALU.zip

實驗目的:

了解ALU撰寫方式及原理，並且做訊號模擬。

accum:輸入數值。(放在第一個位置)

data:輸入數值。(放在第二個位置)

opcode:選擇訊號。

clk:時脈訊號。

reset:重置。

alu_out:運算出來得數值。

zero:判斷accum是否輸入數值為零。

按鍵設計圖:

(圖)

實驗步驟:

建立放專案的資料夾: (以後所有的專案，都會放在裡面)

1. 滑鼠連點兩次桌面上我的電腦。

2. 點開<D://>，再點滑鼠右鍵，新增一個資料夾。

3. 點滑鼠右鍵重新命名，命名為FPGA。

建立新專案:

4. 打開<ISE Project Navigator 13.4>。

5. 點選File -> New Project 。

6. Location的位置，輸入 “D:\FPGA”。

7. Name的位置，輸入”ALU”。

8. 最後，滑鼠點擊Nxet。

(圖)

專案設定:

9. Family: 選擇Spartan 3E。

10.Device: 選擇XC3S500E 或是 XC3S1200E。

11.Speed: 選擇-4。

12.Package: 選擇FG320。

13.Preterred Language: 選擇Verilog。

14.最後，點擊Next。

(圖)

15.再次確認，專案設定是否有誤。

16.滑鼠點擊Finish。

加入程式檔:

17.於左側資訊欄中點擊滑鼠右鍵，在選擇”Add Copy of Source”。

18.選出”ALU”資料夾內，兩個檔案”alu.v” 和 “alu_tb.v”，再點ok。

(圖)

邏輯合成(Synthesize):

19.連點兩下<Synthesize – XST>做邏輯合成，若是成功<Synthesize – XST>前面會出現綠色勾勾。

20.點開<Synthesize – XST>前面”+”做展開後，滑鼠左鍵連點兩次，再按OK。

訊號模擬:

21.點選<Simulation>，再點開<alu_tb.v>。如下(圖)

22.先點選<alu_tb.v>，再點開<ISim Simulator>，再點左鍵連點兩下<Simulate Behavioral Module>。

(圖)

23.連點兩下<Simulate Behavioral Module>完後，會跳出一個新視窗。

24.點擊 <Zoom to Full View>，

如圖

，就可以觀看完整的訊號圖。

(圖)

25.若要放大圖，在訊號圖上，按住Ctrl且滑鼠滾輪向前滾動，反之，要縮小圖，按住Ctrl且滑鼠滾輪向後滾動。

Homework

問題討論: