Lab3

<2-to-1 Multiplexer>

繪製電路圖

※新增一個“Schematic”檔，輸入檔名後到下一步按“Finish”

※點選 “<--All Symbols-->”在“Symbol Name Filter”下方輸入and2，選擇上方“Symbols”內的二個and2一個or2與一個inv完成如下圖

※點選右鍵點擊inv選Symbol→“Mirror”旋轉inv後再點選“Rotate”將inv轉成垂直方便拉線完成如下圖

※接著加入連接線與輸入輸出與更改名稱完成如下圖(輸入為a、b、s，輸出為y)

進行合成、編譯與除錯

※右鍵點選“Synthesize – XST”→點選“Run”

加入測試檔 (A.使用ISE 10.1的步驟 B.使用ISE13.4的步驟)

A.使用ISE 10.1的步驟

※設定模擬情況在“Clock Information”中選取“Combinatorial”，設定“High for Initial”為0

※左鍵點擊“藍色區域”更改輸入值(修改內容如下)

※完成如下圖後存檔

※模擬成功後可看見模擬結果

B.使用ISE13.4的步驟

※點選視窗至simulation

※新增檔案

※選擇"Verilog Test Fixture"並輸入檔名後，選擇Next

※選擇要模擬的檔案名稱(本範例檔名為shematic_project)，完成後點擊Next，再點選Finish

※以下為testbench檔案產生後的程式

※將testbench當中增加input的數值(在此範例當中輸入為a , b , s三個訊號)

※修改完成後，在專案的視窗中點選剛才的testbench檔，並在下方的視窗當中雙點擊"Simulation Behavioral Model"

※模擬成功的波形圖

撰寫腳位檔

※撰寫內容如下(使用“Nexys™2 Spartan-3E FPGA”時的.ucf檔)

燒錄檔案到FPGA上

※燒錄成功後，可以在實驗板上使用指撥開關與按壓開關控制a、b與s的值