Комбинационные и последовательностные схемы

You: тема разговора - схемы

Losh@dka: 3 Синхронные и асинхронные схемы. Теоретически, из-за отсутствия временных ограничений, накладываемых на систему тактирующимися регистрами, при проектировании асинхронных схем разработчик обладает большей свободой, чем при проектировании синхронных. Таким же образом, как аналоговые схемы менее формализованы по сравнению с цифровыми, из-за того, что в аналоговых схемах могут использоваться произвольные напряжения, асинхронные схемы менее формализованы, чем синхронные, так как обратная связь в них может быть любой. Однако, оказывается, что синхронные схемы проектировать и использовать проще, чем асинхронные, так же как цифровые схемы проще проектировать, чем аналоговые. Несмотря на многолетнее научные исследования асинхронных схем, почти все современные цифровые схемы являются синхронными. Асинхронные схемы иногда используются для связи между собой систем с разными тактовыми сигналами или для считывания значений со входов в произвольное время, так же как аналоговые схемы необходимы для взаимодействия с реальным миром аналоговых (непрерывных) напряжений.

Правила комбинационной композиции говорят нам, как мы можем построить большую комбинационную схему из более маленьких комбинационных элементов. Схема является комбинационной, если она состоит из соединенных между собой элементов и выполнены следующие условия: „ Каждый элемент схемы сам является комбинационным; „ Каждое соединение схемы является или входом, или подсоединено к одному-единственному выходу другого элемента схемы; „ Схема не содержит циклических путей: каждый путь в схеме проходит через любое соединение не более одного раза. Правила комбинационной композиции схем являются достаточными, но не строго необходимыми. Некоторые схемы, не подчиняющиеся этим правилам, все же являются комбинационными, поскольку значения их выходов зависят только от текущих значений на входах. Однако бывает довольно сложно определить, являются ли некоторые нетипичные схемы комбинационными или нет, поэтому обычно при разработке комбинационных схем мы ограничиваем себя правилами комбинационной композиции.

Современные средства синтеза строят принципиальные схемы реализаций этих функций и скрупулезный разработчик анализирует эти схемы, а также все предупреждения, появившиеся в процессе синтеза, чтобы убедиться, что реализована именно желаемая логика. Иногда небрежное описание приводит к генерации схем, больших по размерам, чем требуется, и схем с асинхронной логикой работы. Когда результаты синтеза удовлетворительны, среда разработки отображает функции на логические элементы конкретной микросхемы. Инструмент размещения и трассировки определяет, к какой таблице преобразования относится каждая функция, и как эти таблицы соединены между собой. Задержка распространения сигнала возрастает с увеличением длины проводника, поэтому наиболее ответственные цепи следует размещать как можно ближе друг к другу.

You: как по состояниям и переходам между состояниями построить уравнения булевой логики?

Losh@dka: Мы часто будем использовать термины «текущее состояние» и «следующее состояние» для того, чтобы различать состояние системы в настоящем от состояния системы, в которое она перейдет по фронту следующего тактового импульса. Функциональное описание определяет следующее состояние и значение каждого выхода для каждой возможной комбинации текущих состояний и входных сигналов. Временная спецификация состоит из верхней границы tpcq и нижней границы tccq длительности временного промежутка от переднего фронта тактового импульса до момента изменения выходного сигнала, а также из времен предустановки и удержания tsetup и thold, которые определяет промежуток времени до и после поступления фронта тактового импульса, в течение которого значения на входах не должны изменяться. tpcq это задержка распространения тракта вход тактового сигнала – выхода Q (до полного установления нового значения) последовательностной логической схемы. tccq – это задержка реакции тракта вход тактового сигнала – выхода Q. :~)

Затем для всех состояний автомата нужно выбрать кодировку и на основе диаграммы создать таблицу переходов между состояниями и таблицу выходов, которые показывают следующее состояние и выходной сигнал при заданном текущем состоянии и входном сигнале. По этим таблицам проектируется комбинационная логическая схема, которая определяет следующее состояние и выходной сигнал, и создается эскиз схемы. Синхронные последовательностные схемы имеют временную спецификацию, которая включает в себя задержки распространения и реакции тракта тактовый вход-выход, tpcq и tccq, а также времена предустановки и удержания, tsetup и thold. Для корректной работы таких схем их входы должны быть стабильными в течение апертурного времени, которое состоит из времени предустановки перед передним фронтом тактового импульса и времени удержания после него. Минимальный период Tc тактового сигнала системы равен сумме задержек распространения комбинационной логики, tpd, и задержек tpcq + tsetup в регистрах.

Из главы 2 вы также поймете, как можно спроектировать схему из нескольких логических вентилей таким образом, чтобы все возможные состояния этой схемы соответствовали состояниям, заранее описанным в таблице истинности или с помощью уравнения Булевой логики. Главе 3 описывает последовательную логику (sequential logic). Такая логика уже допускает, что результат на выходе логического вентиля зависит как от текущего состояния на входе, так и от прошлых его состояний. Регистр (Register) – это наиболее распространенный элемент последовательной логики, который «запоминает» предыдущее состояние на своем входе. Конечный автомат (finite state machines), построенный на базе регистров и комбинаторной логики, является мощным средством для создания сложных систем на системной основе. ;-E

You: как по конечному автомату строится комбинационная схема из логических вентилей, скажи ещё несколькими словами

Losh@dka: Правила комбинационной композиции говорят нам, как мы можем построить большую комбинационную схему из более маленьких комбинационных элементов. Схема является комбинационной, если она состоит из соединенных между собой элементов и выполнены следующие условия: „ Каждый элемент схемы сам является комбинационным; „ Каждое соединение схемы является или входом, или подсоединено к одному-единственному выходу другого элемента схемы; „ Схема не содержит циклических путей: каждый путь в схеме проходит через любое соединение не более одного раза. Правила комбинационной композиции схем являются достаточными, но не строго необходимыми. Некоторые схемы, не подчиняющиеся этим правилам, все же являются комбинационными, поскольку значения их выходов зависят только от текущих значений на входах. Однако бывает довольно сложно определить, являются ли некоторые нетипичные схемы комбинационными или нет, поэтому обычно при разработке комбинационных схем мы ограничиваем себя правилами комбинационной композиции.

Выбор VDD и логических уровней может быть произвольным, однако этот выбор должен обеспечить совместимость всех логических вентилей, обменивающихся данными в пределах одной цифровой системы. Поэтому вентили обычно группируются в семейства логики (logic families) таким образом, что любой элемент из одного семейства при соединении с любым другим элементом из этого же семейства автоматически обеспечивает соблюдение принципа статической дисциплины. Логические вентили одного семейства соединяются друг с другом так же легко, как и блоки конструктора Лего, поскольку они полностью совместимы по напряжению источника питания и логическим уровням. Четыре основные семейства логических вентилей доминировали с 70-х по 90-е годы прошлого века – это ТТЛ – транзисторно-транзисторная логика (Transistor-Transistor Logic, или TTL), КМОП – логика, построенная на комплементарной структуре металл-оксид- полупроводник (Complementary Metal-Oxide-Semiconductor Logic, или CMOS), НТТЛ – низковольтная транзисторно-транзисторная логика (Low-Voltage Transistor-Transistor Logic, или LVTTL) и НКМОП низковольтная логика на комплементарной структуре металл- оксид-полупроводник (Low-Voltage Complementary Metal-Oxide- Semiconductor Logic, или LVCMOS). Логические уровни для всех этих семейств представлены в Табл. :-{

You: а что такое статическая дисциплина?

Losh@dka: Часть апертурного времени последовательностного элемента до фронта тактового импульса называется временем предустановки (setup time), после фронта – временем удержания (hold time). Подобно статической дисциплине, которая разрешает использование логических уровней только за пределами запретной зоны, динамическая дисциплина позволяет использовать только те сигналы, которые изменяются вне апертурного времени. При выполнении требований динамической дисциплины мы можем оперировать дискретными единицами времени, которые называются тактовыми циклами, аналогично тому, как мы оперируем с дискретными логическими уровнями 1 и 0. Сигнал может изменяться и осциллировать в течение некоторого ограниченного промежутка времени. При выполнении требований динамической дисциплины важно лишь его значение в конце цикла тактового сигнала, когда он уже принял стабильное значение. ;-}

Из-за необходимости выполнения периодической регенерации и регенерации после чтения динамическое ОЗУ имеет меньшую пропускную способность, чем статическое. Современные разновидности динамического ОЗУ, такие как синхронное динамическое ОЗУ (SDRAM) и синхронное динамическое ОЗУ с удвоенной скоростью обмена (DDR SDRAM или коротко DDR) были разработаны для преодоления этой проблемы. В синхронном динамическом ОЗУ используется тактовый сигнал для конвейеризации доступа к памяти. В синхронном динамическом ОЗУ с удвоенной скоростью обмена передача данных происходит как по переднему, так и по заднему фронту тактового импульса, что удваивает пропускную способность при заданной частоте тактового сигнала. Синхронное динамическое ОЗУ с удвоенной скоростью обмена было впервые стандартизировано в 2000 году и работало на частотах от 100 до 200 МГц.

Однако, если VIL растет, VOH падает практически отвесно. Для того, чтобы избежать попадания входных сигналов в запретные зоны, логические вентили должны разрабатываться в соответствии с принципом статической дисциплины (static discipline). Принцип статической дисциплины требует, чтобы при условии наличия логически корректных сигналов на входе каждый элемент системы выдавал логически корректные сигналы на выходе.

You: расскажи про динамическую дисциплину, пожалуйста

Losh@dka: Передаточные характеристики и уровни шума Применение принципа статической дисциплины ограничивает свободу разработчика в выборе аналоговых элементов для построения цифровых систем, однако помогает обеспечить простоту и надежность разрабатываемых цифровых схем. Используя этот принцип, разработчик поднимается с аналогового уровня абстракции на цифровой, что увеличивает производительность проектировщика, избавляя его от рассмотрения излишних деталей. Выбор VDD и логических уровней может быть произвольным, однако этот выбор должен обеспечить совместимость всех логических вентилей, обменивающихся данными в пределах одной цифровой системы. Поэтому вентили обычно группируются в семейства логики (logic families) таким образом, что любой элемент из одного семейства при соединении с любым другим элементом из этого же семейства автоматически обеспечивает соблюдение принципа статической дисциплины. Логические вентили одного семейства соединяются друг с другом так же легко, как и блоки конструктора Лего, поскольку они полностью совместимы по напряжению источника питания и логическим уровням.

You: основные периоды времени в динамической дисциплине

Losh@dka: Часть апертурного времени последовательностного элемента до фронта тактового импульса называется временем предустановки (setup time), после фронта – временем удержания (hold time). Подобно статической дисциплине, которая разрешает использование логических уровней только за пределами запретной зоны, динамическая дисциплина позволяет использовать только те сигналы, которые изменяются вне апертурного времени. При выполнении требований динамической дисциплины мы можем оперировать дискретными единицами времени, которые называются тактовыми циклами, аналогично тому, как мы оперируем с дискретными логическими уровнями 1 и 0. Сигнал может изменяться и осциллировать в течение некоторого ограниченного промежутка времени. При выполнении требований динамической дисциплины важно лишь его значение в конце цикла тактового сигнала, когда он уже принял стабильное значение.

Временная спецификация синхронной последовательностной схемы. После перехода 0→1 тактового сигнала (переднего фронта тактового импульса) выход (или выходы) схемы могут начать изменяться не ранее, чем через время tccq (задержка реакции clock-to-Q, contamination delay clock-to-Q3), и должны принять стационарное значение не позднее чем через время tpcq (задержка распространения clk-to-Q, (propagation delay clock-to-Q). Эти величины представляют собой наименьшую и наибольшую задержки схемы, соответственно. Для того, чтобы фиксация была выполнена корректно, информационный вход (или входы) схемы должен быть стабильным в течение некоторого времени предустановки (setup time) tsetup перед передним фронтом тактового сигнала и не должны изменяться в течение времени удержания (hold time) thold после переднего фронта тактового сигнала. Сумма времен предустановки и удержания называется апертурным временем схемы, это общее время, в течение которого информационный входной сигнал должен быть стабилен для его фиксации на выходе. Динамическая дисциплина требует, чтобы входы синхронной последовательностной схемы были стабильны в течение времени предустановки до и времени удержания после фронта тактового импульса.

You: спасибо, основное по последовательностным схемам понятно, скажи напоследок несколько слов начинающему схемотехнику?

Losh@dka: Они являются простыми последовательностными схемами, запоминающими один бит информации. Вообще говоря, последовательностные схемы достаточно сложно анализировать. С целью упрощения проектирования мы ограничимся только синхронными схемами, состоящими из комбинационной логики и набора триггеров, хранящих информацию о состоянии системы. В главе описываются конечные автоматы, с помощью которых можно легко и просто проектировать последовательностные схемы. Наконец, мы проанализируем быстродействие последовательностных схем и обсудим параллельные вычисления как способ повышения быстродействия.

34, сдвигающий регистр может быть построен из N последовательно соединенных триггеров. Некоторые сдвигающие регистры имеют сигнал сброса для инициализации всех триггеров. В параллельно-последовательный преобразователь параллельно загружается N бит, которые затем последовательно (по одному биты за раз) поступают на выход, Схемотехника параллельно- последовательного преобразователя и сдвигающего регистра подобны. Сдвигающий регистр можно модифицировать для выполнения как последовательно-параллельного, так и параллельно- последовательного преобразования, если к нему добавить параллельный вход DN−1:0 и сигнал управления Load, как показано на Рис. 5. ;-}

В этой главе мы будем анализировать и проектировать последовательностные логические схемы. Значение на выходе последовательностной логической схемы зависит как от текущих, так и от предыдущих входных значений, следовательно, последовательнстные логические схемы обладают памятью. Последовательностные логические схемы могут явно запоминать предыдущие значения определенных входов, а могут «сжимать» предыдущие значения определенных входов в меньшее количество информации, называемое состоянием системы. Состояние цифровой последовательностной схемы – набор бит, называемый переменными состояния.