Embedded Files
O código do simulador (versão alfa) pode ser baixado aqui.
Um pequeno tutorial sobre como projetar uma arquitetura usando este simulador pode ser lido no link "Projetando uma Arquitetura" abaixo.
Para conseguir usar satisfatoriamente o simulador há um pré-requisito inapelável: conhecer programação orientada a objetos.
Apresentações (formado Open Document)
PROJETO
Criar a organização de uma arquitetura e um assembly funcional para a arquitetura.
As arquiteturas disponíveis para escolha são uma das três abaixo.
Assembly.
Por haver mais de um registrador, estes devem ser identificados pelo símbolo %. Por exemplo move %RPG0 %RPG1. Os valores imediatos (constantes) são números simples.
Assembly 1
add %<regA> %<regB> || RegB <- RegA + RegB
add <mem> %<regA> || RegA <- memória[mem] + RegA
add %<regA> <mem> || Memória[mem] <- RegA + memória[mem]
add imm %<regA> || RegA <- imm + RegA
sub <regA> <regB> || RegB <- RegA - RegB
sub <mem> %<regA> || RegA <- memória[mem] - RegA
sub %<regA> <mem> || memória[mem] <- RegA - memória[mem]
sub imm %<regA> || RegA <- imm - RegA
move <mem> %<regA> || RegA <- memória[mem]
move %<regA> <mem> || memória[mem] <- RegA
move %<regA> %<regB> || RegB <- RegA
move imm %<regA> || RegA <- immediate
inc %<regA> || RegA ++
jmp <mem> || PC <- mem (desvio incondicional)
jn <mem> || se última operação<0 então PC <- mem (desvio condicional)
jz <mem> || se última operação=0 então PC <- mem (desvio condicional)
jeq %<regA> %<regB> <mem> || se RegA==RegB então PC <- mem (desvio condicional)
jneq %<regA> %<regB> <mem> || se RegA!=RegB então PC <- mem (desvio condiciona
jgt %<regA> %<regB> <mem> || se RegA>RegB então PC <- mem (desvio condicional)
jlw %<regA> %<regB> <mem> || se RegA<RegB então PC <- mem (desvio condicional)
call <mem> || PC <- mem ((desvio incondicional) mas, antes de desviar,empilha o endereço de retorno (endereço da instrução imediatamente posterior ao call (push(PC++) )
ret || PC <- pop() (desvio incondicional)
Assembly 2
add %<regA> %<regB> || RegB <- RegA + RegB
add <mem> %<regA> || RegA <- memória[mem] + RegA
add %<regA> <mem> || Memória[mem] <- RegA + memória[mem]
sub <regA> <regB> || RegB <- RegA - RegB
sub <mem> %<regA> || RegA <- memória[mem] - RegA
sub %<regA> <mem> || memória[mem] <- RegA - memória[mem]
move <mem> %<regA> || RegA <- memória[mem]
move %<regA> <mem> || memória[mem] <- RegA
move %<regA> %<regB> || RegB <- RegA
move imm %<regA> || RegA <- immediate
inc %<regA> || RegA ++
inc <mem> || memória[mem] ++
jmp <mem> || PC <- mem (desvio incondicional)
jn <mem> || se última operação<0 então PC <- mem (desvio condicional)
jz <mem> || se última operação=0 então PC <- mem (desvio condicional)
jnz <mem> || se última operação|=0 então PC <- mem (desvio condicional)
jeq %<regA> %<regB> <mem> || se RegA==RegB então PC <- mem (desvio condicional)
jgt %<regA> %<regB> <mem> || se RegA>RegB então PC <- mem (desvio condicional)
jlw %<regA> %<regB> <mem> || se RegA<RegB então PC <- mem (desvio condicional)
call <mem> || PC <- mem ((desvio incondicional) mas, antes de desviar,empilha o endereço de retorno (endereço da instrução imediatamente posterior ao call (push(PC++) )
ret || PC <- pop() (desvio incondicional)
NOTA: A ULA não possui operação de multiplicação. Com isso as operações imul deverão ser implementadas utilizando-se um trecho de memória (previamente reservada pela própria arquitetura), onde residirá um pequeno microprograma que executa um laço de execução. Lembrem de salvar os valores dos registradores antes de executar o imul, e de restaurá-los depois. Reserve posições de memória pra isso também.
NOTA SOBRE A PILHA
Os registradores StackTop e StackBotton definem uma pilha que deve ser alocada a partir da primeira posição livre da memória, logo abaixo das variáveis. Note que a pilha é alocada em ordem "decrescente", ou seja, cada novo elemento é inserido na posição imediatamente anterior.
O registrador StackTop deve apontar para o topo da pilha e o registrador StackBotton deve apontar para o final da pilha (a posição imediatamente anterior à em que está alocada a última variável).
StackTop começa na mesma posição de StackBotton. A cada chamada Call se faz uma espécie de push(): o endereço de retorno deve ser inserido na posição indicada por StackTop. Em seguida, StackTop é "recuado" uma posição.
A cada chamada de um ret, se faz uma espécie de PC<-pop(): o registrador SackTop é avançado uma posição e o conteúdo da posição apontada or ele deve ser enviado para PC.
Caso haja uma chamada ret em que StackTop e StackBotton estejam apontando para o mesmo endereço, então a pilha estará vazia.
O projeto da disciplina consiste em projetar diferentes arquiteturas de computadores, considerando os aspectos de sua organização, conforme descrito no material da disciplina.
Cada equipe vai solicitar uma arquitetura diferente para projetar (arquitetura 1, 2 ou 3), além de uma linguagem assembly (1 ou 2).
Note que, idealmente, carda par (arquitetura/assembly) não se repetirá. Assim, quem solicitar primeiro terá preferência.
As equipes devem entregar o projeto funcionando plenamente: a linguagem executando perfeitamente sobre a arquitetura considerada descrita com exatidão. Elabore programas de exemplo que usem todos os comandos de cada assembly.
Equipes de no mínimo UMA e no máximo CINCO pessoas.
Equipes espontâneas: enviem email com os nomes dos componentes para degas at uesc dot br até a meia-noite do dia 16/11/2023.
Equipes compulsórias: os nomes que não estiverem listado em alguma equipe espontânea serão colocados em equipes formadas compulsoriamente.
-----------------------------------------------------------------------------------------------------
"Degas! Minha equipe me abandonou! O que eu faço?"
Se isto acontecer, foi por um dos dois motivos: ou você escolheu mal seus colegas de equipe, espontaneamente, ou então você não quis escolher seus colegas de equipe.
Em qualquer desses casos culpa é sua, não minha.
Deal with it.
Equipes Espontâneas
Gustavo Barreto dos Santos Costa
Maykon de Souza Santos
Joabe Ferreira da Silva
Gilbert Carmo Macedo
Joabe Andrade
Arquitetura: 1
Assembly: 1
Henrique Daniel
Lucas Céu
Victor Fayer
Arquitetura: 1
Assembly: 2
Klaus Almeida
Maria Eduarda
Pablo Cezar
Thompson Raul
Thiago Souza
Arquitetura: 3
Assembly: 1
Alice Martins
Beatriz Oliveira
Julia Ramos
Murilo Maia
Arquitetura 3
Assembly 2
Brenno Santos Florêncio
Davi Roriz Oliveira
Estêvão Sousa Vieira
Larissa de Brito
Victor Fayer Martins
Gustavo Silva Araújo
Pedro Elias Santiago Mattar
Arquitetura 2
Assembly 1
Henrique Daniel
Lucas Céu
Guilherme Fontana
Wesley Francisco
Page updated
Google Sites
Report abuse