[HOME] [PEOPLE] [RESEARCH] [CLASS] [ETC.]
What chip do we make? 어떤 칩을 만드는가?
반도체 칩을 만드는 것은, 그 자체로는 예전만큼 대단하거나 특별한 일이 아니다. 집적회로 기술의 본질은 복잡한 연산 처리 능력의 큰 전자회로를 매우 작게 만드는 것이다. 속도가 빨라지고 신호의 손실과 전력 소모가 낮아지는 것은 회로를 작게 만듦으로써 얻는 부가 효과로 볼 수 있다. 최근 CMOS 공정이 물리적 한계에 도달했다는 의견이 있지만 공정 기술은 지금도 계속 발전하고 있으며, 같은 회로를 더 작게 만드는 일은 그 기술에 의지하면 된다. 우리는 활용 가능한 공정으로 훌륭한 회로를 기획 설계 구현한다. 아주 작은, 그리고 미래에는 눈에 잘 보이지 않는 크기까지 작아질 집적회로. 무엇을 할 것인가?
Implant electronics 체내 전자 장치
쉽게 생각할 수 있는 것으로써 사람의 몸, 장기, 조직 안에서 동작하는 집적회로를 만들 수 있다. 한 가지 흥미로운 주제는 암세포 검출, 추적, 타격인데, 암 말기 중환자를 위한 초미세 전자 기기가 가까운 미래에 구현될 가능성이 있다.
Micro spacecraft 초소형 우주 비행체
역설적으로 들릴 수 있지만, 칩을 작게 만들수록 더 거대한 우주 공간으로 더 멀리 나아가 볼 수 있다. 인공 위성이나 행성 탐사 로봇을 아주 작게 만들면 그것을 쏘아 올리는 일이 더 쉬워지기 때문이다. 예를 들어, 2000톤의 우주왕복선 대신 2 kg 짜리 초소형 물체를 지구 궤도에 올리면 비용을 많이 줄일 수 있다.
High-accuracy clock synchronization over packet switched networks
Clock synchronization has been one of the most fundamental issues in distributed or networked systems. Various mobile communication standards of Code Division Multiple Access (CDMA), Global System for Mobile Communications (GSM), and Universal Mobile Telecommunications System (UMTS) require stringent frequency and time synchronization between base stations. In distributed measurement and control systems, the overall performance depends greatly on the synchronization accuracy between each node over the network. Ubiquitous home network in the near future will provide time-sensitive services of Audio/Video data streaming, which require a synchronization system with very small jitter, wander, and latency. In database systems, version management and concurrency control usually depend on the ability to consistently assign timestamps to objects.
The general objective of clock synchronization in all the applications is to make physically separated devices share a common sense of time, by message exchanges over a communication media, and by using their own local clock source such as a crystal oscillator. In pursuit of a synchronized system, the key problem arises from the fact that timing information deteriorates along the space and time axes. When a device is trying to send timing information to another one, the received information must be corrupted because the exact propagation time is unknown in the real world. Furthermore, even if perfect timing information is once shared between two devices, their time will differ after a while since the clock source in each device has its own unique frequency. That means the accuracy of timing information is degenerated as physical distance increases or as time goes.
For the past few decades, several clock synchronization schemes have been developed in electrical engineering and computer science. In a centralized system, the problem can be solved by the centralized server dictating the system time. Cristian's and the Berkeley algorithms are such solutions. For distributed systems, the most popular clock synchronization scheme is the Network Time Protocol (NTP). The protocol synchronizes the time for Internet hosts, routers and ancillary devices to Coordinated Universal Time (UTC) within tens of milliseconds. Although the accuracy of NTP is enough to use in many areas, recently emerging applications require more accurate and reliable clock synchronization. Global Positioning System (GPS) provides the most reliable timing information with the very high accuracy on the order of sub-microsecond. GPS-based synchronization, however, incurs great installation and maintenance expenses of GPS receivers.
As a means of providing robust and cost-effective time synchronization for the distributed systems, Precision Time Protocol (PTP) or IEEE 1588 has been standardized in 2002. The basic idea of IEEE 1588 is very close to that of NTP based on packet exchanges, but the target accuracy is much higher with the order of sub-microsecond. By taking timestamps on the boundary of the physical layer for each network interface, it is known that the time error can be reduced below 100 ns for a very simple experimental setup.
For a larger network of practical distributed systems, however, the target accuracy cannot be achieved without considering the packet queuing delays. Data traffic may cause long delays on the order of milliseconds since the same network resources are shared with IEEE 1588 messages. Although filtering techniques may be helpful to reduce the effect of the queuing delays, they require extremely stable clock sources to be equipped in every slave for sub-microsecond accuracy. As a solution to this problem, the latest version of PTP, i.e., IEEE 1588-2008 defines a transparent clock (TC). A network element operating as a transparent clock measures the residence time that the IEEE 1588 messages experience inside the network element itself. Each IEEE 1588 slave then eliminates the error resulting from queuing delay by using the residence time information on the messages, which is updated by the network elements. By using the mechanism, IEEE 1588-2008 is expected to enable the clock synchronization with true sub-microsecond accuracy in practical network environments, without extra cost for specialized equipment.
Hardware security
High-level security often requires dedicated hardware or very tiny electronic circuits. Smart card, which is a good example, is a plastic card with embedded integrated circuits for security. People use many smart cards of credit cards, RFIDs, transportation payments, USIMs, etc.
다양한 물리적 특성을 이용하는 PUF의 개념은 아주 오래전에 등장했지만, CMOS 집적회로의 물리적 공정 특성을 기반으로 하는 PUF는 2000년대 전후에 제안되었습니다. 특히 2007년 IEEE DAC (design automation conference)에서 발표된 Suh [2]의 논문은 PUF를 연구하는 학자들 사이에서 가장 영향력 있는 고전 논문들 중의 하나입니다. 저자는 wire 및 transistor 고유의 지연 특성을 이용하는 ring oscillator PUF의 구조, 개별 칩 인증 및 휘발성 비밀 키 생성 등에 대한 응용을 제안하였습니다. 국내에서는 2016년경부터 PUF에 대한 연구결과가 발표되기 시작했고, 2019년 말 현재 PUF 성과들이 예년보다 늘어난 것을 확인할 수 있습니다 [3-8]. 미국, 중국, 일본 등의 해외 주요 국가에서는 2000년대부터 꾸준히 많은 논문이 나오고 있으며, 최근에 기술적으로 의미 있는 연구결과가 여러 개 발표되었습니다 [9-20].
가장 간단한 개념의 PUF는 arbiter PUF와 ring oscillator 기반 PUF입니다. Arbiter PUF는 그림 1과 같이 만들 수 있는데, layout으로는 완전히 동일한 2-to-1 mux와 wire를 128개씩 엮은 다음, 하나의 latch가 D와 clock 입력 신호 transition 시점의 선후 관계에 의해 Y 출력 값을 판정하는 arbiter 역할을 하는 구조입니다. 128-bit challenge X[127:0]에 의해 두 개의 delay path가 결정되면 이론적으로는 Y가 metastable 상태에 빠지게 되지만, 실제로 만들어진 집적회로는 물리적으로 delay path가 다르기 때문에 칩마다 어느 것은 0, 어느 것은 1의 값을 갖는 경향이 있습니다. 2^128 가지의 challenge X에 대하여 칩 고유의 Y가 존재하기 때문에 PUF의 보안이 강력한 것입니다.
기초적인 응용 분야는 PUF 기반의 device 인증과 암호화 키 생성입니다. 칩 인증은 그림 2에서 보는 바와 같이 진행되는데, 먼저 PUF를 가진 device A를 생산한 제조업체에서, 예를 들면 2^128개의 challenge-response pair를 생성하여 database에 기록합니다. 임의의 경로를 통해 적대적인 환경으로 device A가 이동한 경우에, challenge를 몇 개 입력하여 해당되는 response가 정확히 계산되어 나오는 지 확인함으로써 device A를 인증할 수 있습니다. 참고로 한번 사용한 CRP는 database에서 제거하여 보안을 강화합니다.
[그림 1. Arbiter PUF delay circuit]
[그림 2. PUF 기반의 칩 인증]