주요 연구 과제
[2023-2026] 고식각을 구현하기 위해 고온(150) 공정이 가능한 반도체 희생막 제거용 매엽식 습식 세정 장비 및 Chemical 개발 (소재부품 기술개발사업) – 산업통상자원부, 제우스
[2022-2024] 차세대 3D 반도체 구조 형성을 위한 Si계 물질의 lateral recess 습식 세정 공정 기술 개발 (산업기술혁신사업-차세대시스템반도체 설계소자공정 기술개발사업) – 산업통상자원부, 반도체연구조합
[2022-2025] 초고순도 불산 기반의 습식 Etchant에 필요한 핵심소재기술 개발 (소재부품 기술개발사업) – 산업통상자원부, 이엔에프테크놀로지
[2022-2024] 고 선택비 인산의 Throughput 향상 및 Oxide Regrowth 개선 첨가제 특성 연구 – 산학과제
[2022] 초미세배선 공정을 위한 루테늄 전구체 및 무전해도금공정 기술 개발 (산학연 Collabo R&D 사업) – 중소벤처기업부, 산학과제
[2020-2024] 30kW급 고출력 공정용 세라믹 소재의 개발 (전략적핵심소재 기술개발사업) – 산업통상자원부, 한국씰마스타
[2020-2022] Polymer Coating을 이용한 Particle 제거 Mechanism 규명 – 산학과제
[2019-2021] III-V 반도체 Channel CMP 및 Post CMP 세정공정 개발 (소재부품산업미래성장동력) – 산업통상자원부, 반도체연구조합
[2017-2019] High dose implanted photoresist의 wet strip 공정 개발 – 산학과제
[2016-2019] PVDF-ZnO-Graphene 복합체를 이용한 하이브리드형 에너지 소자용 재료 개발 – 한국연구재단, 이공학개인기초연구지원사업
[2019-2022] Single 향 고선택비 인산 additive 특성 연구 – 산학과제
[2017-2020] 3D V-NAND향 비인산계 고선택적 질화막 식각 etchant 기술개발 (전자정보디바이스산업원천기술개발사업) – 산업통상자원부, 반도체연구조합
[2016-2018] Development of Chemistries for Selective Etch of SiN/SiO2 on Patterned Wafers – 해외 기업
[2015-2020] Ge 및 Ⅲ-Ⅴ족 반도체 채널을 위한 토탈 Front-End 원천 세정기술 개발 (전자정보디바이스산업원천기술개발사업) – 산업통상자원부, 반도체연구조합
[2013-2016] 하이브리드형 투명 에너지 소자 개발 – 한국연구재단
[2011-2016] 나노구조를 이용한 저가 고효율 태양전지 원천기술개발 – 산업통상자원부
[2011-2012] p형 투명도전 전극 형성 기술 개발 – 산학과제
[2011-2013] 나노선의 micro-patterning을 통한 다중 생체효소 측정 기술 개발 – 한국과학재단
[2010-2013] 차세대 메모리 기술 개발 – 산학과제
[2009-2010] 차세대 소자의 트랜지스터 공정기술 개발 – 산학과제
[2009-2010] 고속 증착 microcrystalline Si 을 이용한 태양전지 제작 – 산학과제
[2009-2010] Mask 세정제와 계면활성제의 조합에 의한 공정효과 향상력 평가 – 산학과제
[2007-2008] 차세대 시스템 반도체용 Ge 채널의 표면처리와 ALD High-K 재료의 구조 및 Ge/High-K 계면의 제어기술 개발 (시스템집적반도체기술개발) – 산업통상자원부, 반도체연구조합
[2006-2008] 반도체 웨이퍼 세정용 친환경 오존 기능수 개발 – 산학과제