Registered International Patents

• (SK hynix 전략특허 선정) G. Lee and J.-H. Chae, "Electronic device for performing data alignment operation," US 11,756,598, Sept. 2023.

• J.-H. Chae, "Input/output circuit, operation method of the input/output circuit  and data processing system including the input/output circuit," US 11,735,239, Aug. 2023.

• J. Kang, K. Kim, J. Yang, S. Byeon, G. Lee, and J.-H. Chae, "Clock distribution circuit and semiconductor apparatus including the same," US 11,625,062, Apr. 2023.

• J.-H. Chae, "Noise removing circuit, operation method thereof, and integrated circuit including the same," US 11,435,381, Sept. 2022.

• (SK hynix 전략특허 선정) J.-H. Chae and D. Kwon, “Signal receiver and method for measuring offset of signal receiver,” US 11,239,872, Feb. 2022.

• S. Lee, C. Hyun, J.-H. Chae, D.-K. Jeong, and S. Kim, “Data receiving circuit,” US 11,011,214, May. 2021.

• J.-H. Chae and S. Kim, “Data transmission circuit,” US 10,944,600, Mar. 2021.

• J.-H. Chae and S. Kim, “Parallel-to-serial conversion circuit,” US 10,797,725, Oct. 2020.

• J.-H. Chae and S. Kim, “Impedance adjusting circuit and integrated circuit including the same,” US 10,693,436, Jun. 2020.

• S. Lee, C. Hyun, J.-H. Chae, D.-K. Jeong, and S. Kim, “Data receiver circuit,” US 10,554,211, Feb. 2020.

• J.-H. Chae, D.-K. Jeong, and S. Kim, “Duty cycle detector and phase difference detector,” US 10,361,692, July 2019.

• J.-H. Chae, H. Chi, D.-K. Jeong, and S. Kim, “Triangular waveform generating device,” US 10,263,604, Apr. 2019.

• J.-H. Chae, D.-K. Jeong, and S. Kim, “Multi-channel delay locked loop,” US 9,564,907, Feb. 2017.

Registered Domestic Patents

• (SK hynix 전략특허 선정) 채주형, 권대한, “신호 수신 회로 및 신호 수신 회로의 오프셋 측정 방법,” KR 10-2658282, 2024년 04월.

• 채주형, 최병두, “전압조정기 기반의 송신 이퀄라이제이션 장치,” KR 10-2646553, 2024년 03월.

• 채주형, 김수환, “병-직렬 변환 회로,” KR 10-2644034, 2024년 2월.

• 이상윤, 현창호, 채주형, 정덕균, 김수환, “데이터 수신 회로,” KR 10-2644052,  2024년 2월.

• 채주형, 김수환, “데이터 송신회로,” KR 10-2583820, 2023년 9월.

• 채주형, 지한규, 정덕균, 김수환, “삼각파 발생 장치,” KR 10-2468786, 2022년 11월.

• 이상윤, 현창호, 채주형, 정덕균, 김수환, “데이터 수신 회로,” KR 10-2409744, 2022년 6월.

• 채주형, 정덕균, 김수환, “듀티 싸이클 보정 회로 및 이를 포함하는 클럭 보정 회로,” KR 10-2327498, 2021년 11월.

• 채주형, 정덕균, 김수환, “임피던스 조절 회로 및 이를 포함하는 집적 회로,” KR 10-2310508, 2021년 10월.

• 채주형, 정덕균, 김수환, “듀티 싸이클 감지기 및 위상 차이 감지기,” KR 10-2279606, 2021년 7월.

• 채주형, 정덕균, 김수환, “멀티 채널 지연 고정 루프,” KR 10-2001692, 2019년 7월.

Applied International Patents

• J. Kang, K. Kim, J. Yang, S. Byeon, G. Lee, and J.-H. Chae, "Clock distribution circuit and semiconductor apparatus including the same," CN 202110632882.3, June 2021.

• J.-H. Chae, D.-K. Jeong, and S. Kim, “Duty cycle correction circuit and clock correction circuit including the same,” US 15/965,505, Apr. 2018.

Applied Domestic Patents

• 한찬흠, 이기수, 채주형, "pDBI 로직 회로, 이를 포함하는 반도체 장치 및 이를 이용한 pDBI 인코딩 방법," KR 10-2024-0048764, 2024년 4월.

• 한찬흠, 이기수, 채주형, "캘리브레이션 회로, 이를 포함하는 반도체 장치 및 반도체 장치의 캘리브레이션 방법," KR 10-2024-0048769, 2024년 4월.

• 이호성, 이지원, 전익현, 천현준, 채주형, "CIM 모델에서 XNOR과 AND 연산 구현이 가능한 4T1C Gain eDRAM 셀," KR 10-2024-0045093, 2024년 4월.

• 이종찬, 한찬흠, 이기수, 채주형, "저속 DRAM 테스트를 위한 클럭 기반 비교기 장치," KR 10-2023-0175770, 2023년 12월.

• 한찬흠, 이기수, 채주형, "PAM-3 신호처리용 미들전압 터미네이션 기반 드라이버 장치," KR 10-2023-0153680, 2023년 11월.

• 이종찬, 채주형, "시리얼라이저의 디버깅회로," KR 10-2023-0109808, 2023년 8월.

• 최병두, 채주형, "메모리 인터페이스를 위한 PAM-3 드라이버의 ZQ Calibration 장비 및 방법," KR 10-2022-0181582, 2022년 12월.

• (SK hynix 전략특허 선정) 이강식, 채주형, "데이터 정렬동작을 수행하기 위한 전자장치," KR 10-2021-0082613, 2021년 06월.

• 채주형, “노이즈 제거 회로, 그의 동작 방법 및 이를 포함하는 집적 회로,” KR 10-2020-0160878, 2020년 11월.

• 채주형, “입출력 회로, 그의 동작 방법 및 이를 포함하는 데이터 처리 시스템,” KR 10-2020-0152917, 2020년 11월.

• 강지효, 김경훈, 양재혁, 변상연, 이강식, 채주형, "클럭 분배 회로 및 이를 포함하는 반도체 장치," KR 10-2020-0155737, 2020년 11월.