Geon-Tae Jang

3D simulation of circular/elliptical NAND flash memory devices

SDSL 연구실에서는 3차원 상용 시뮬레이터를 이용하여 원형/타원형 3D NAND 플래시 메모리 소자의 동작 특성 시뮬레이션 연구와 시뮬레이션의 계산 효율에 관하여 연구하고 있다. 플래시 메모리 소자의 동작 특성상 transient 시뮬레이션이 수행되어야 하는데 이 과정에서 상당한 계산량을 요구한다. 원형 단면을 가진 소자의 시뮬레이션 하는 경우 원통 좌표계를 도입하여 계산량을 줄일 수 있지만 타원형 소자의 경우 Full 3D 시뮬레이션을 통해서 계산 결과를 얻어야 하므로 계산량 측면에서 매우 비효율적인 측면이 있다. 새로운 좌표계를 도입하여 타원형 단면을 가진 메모리 소자 시뮬레이션의 계산 효율을 향상시키기 위한 연구를 수행하고 있다.

An efficient method for calculating self-consistent Schrodinger-Poisson solution using Fourier harmonics expansion [IJ25]

SDSL 연구실에서는 2차원 단면에 대한 self-consistent Schrodinger-Poisson 방정식의 해를 효율적으로 계산하기 위한 방법에 대하여 연구하고 있다. 유효질량 가정에 기반한 슈뢰딩거 방정식을 계산할 때에 Fourier harmonics expansion을 적용하여 Hamiltonian의 크기를 효과적으로 줄일 수 있고, 이 방법을 적용하지 않은 전통적인 방법과 비교하여 상대적으로 적은 시간 내에 매우 작은 오차를 가지는 해를 얻을 수 있다.

Electron mobility of gate-all-around (GAA) nanowire/nanosheet MOSFETs operating at low-temperatures [DC26]

SDSL 연구실에서는 TCAD (S-Band) 시뮬레이션을 통하여 온도와 채널 스트레인(strain)이 GAA MOSFETs의 이동도에 미치는 영향에 대한 연구를 진행 중이다.

이동도 계산기 (Mobility Calculator) 개발 [IC46]

전자와 홀의 이동도는 반도체 소자의 성능을 결정하는 중요한 파라미터이다. 널리 사용된 실리콘의 경우 전자와 홀의 이동도가 잘 알려져 있지만 최근 Ⅲ-Ⅴ족 반도체와 2차원 물질과 같은 비실리콘 물질이 트랜지스터의 채널 물질로 사용됨에 따라 그 물질을 이용한 트랜지스터에서 전자와 홀의 이동도 계산이 필요하다. 또, FinFET, 나노와이어 트랜지스터와 같은 다양한 3차원 구조의 반도체 소자의 제작이 가능해지면서 새로운 구조에 대한 전자, 홀의 이동도 계산에 관심을 끌게 되었다.

SDSL 연구실에서는 이동도를 계산하는데 필요한 파라미터를 직접 개발한 Schrödinger-Poisson 해석기를 통해 얻어서 사용하고 있으며, 반도체 내부의 포논 산란(phonon scattering)과 표면 거칠기 산란(surface roughness scattering, SRS) 을 고려한 이동도 계산기 개발에 관한 연구가 진행 중이다.