Soomin Jung

6T SRAM SPICE simulation [DC 63]

90nm CMOS 공정을 기반으로 6T SRAM bitcell을 설계하고, PEX(parasitic extraction)를 통해 기생 소자를 추출한 후 이를 포함한 시뮬레이션을 수행하였다. Read 및 write 동작을 transient simulation으로 검증하고, 다양한 조건에서 SNM(static noise margin)을 분석하여 셀의 안정성을 평가하였다. 또한, RAT(read access time)와 WAT(write access time) 계산을 통해 동적 성능 특성을 분석하였다.