Ủng hộ tôi
DRAM cũng là bộ nhớ truy cập ngẫu nhiên như SRAM, điểm khác biệt chỉ nằm ở cấu tạo của cell. Thay vì sử dụng 2 N-FET để làm công tắc và 4 FET (2 Inverter) để lưu trữ điện tích cho mỗi cell thì ta cũng có thể chỉ cần sử dụng 1 N-FET để làm công tắc và 1 tụ điện để lưu trữ điện tích. Cấu trúc mới này hình thành nên DRAM cell, một mảng các DRAM cell sẽ cấu tạo nên DRAM word, và 1 mảng các DRAM word sẽ hình thành nên DRAM hoàn chỉnh.
N-FET được sử dụng như 1 công tắc để cho phép việc đọc/ghi dữ liệu vào tụ điện, nếu wordline = 1 thì sẽ cho phép thao tác với tụ điện, wordline = 0 thì sẽ làm vô hiệu hóa tụ điện. Dữ liệu ghi tới hoặc đọc ra tụ điện nằm trên bitline. Một đầu của tụ điện sẽ nối với Gnd, đầu còn lại sẽ nối tới N-FET để sẵn sàng cho thao tác ghi hoặc đọc dữ liệu.
Nếu điện áp giữa 2 đầu tụ điện vượt qua 1 ngưỡng nhất định thì sẽ hình thành mức luận lý 1, ngược lại thì sẽ hình thành mức luận lý 0. Lượng điện tích trong tụ điện sẽ quyết định tốc độ và tính tin cậy của việc đọc dữ liệu từ DRAM cell, về mặt kỹ thuật thì nó tỉ lệ thuận với điện dung của tụ điện. Chúng ta có thể làm tăng điện dung của 1 tụ điện bằng cách làm tăng hệ số cách điện của lớp điện môi nằm giữa 2 đầu tụ điện (có thể tăng diện tích 2 đầu tụ hoặc giảm khoảng cách giữa 2 đầu tụ).
Với cấu tạo đơn giản, mỗi DRAM cell nhỏ hơn 20 lần so với SRAM cell, nhưng đổi lại DRAM cell không có cơ chế duy trì ổn định điện tích trong tụ điện do tụ điện thường bị rò điện tích tại 2 đầu cực. Chính vì sự không ổn định về điện tích mà bộ nhớ này mới có tên là Bộ nhớ động (Dynamic Memory), còn SRAM luôn duy trì được điện tích trong cặp Inverter nên được gọi là bộ nhớ tĩnh (Static Memory).
Để khắc phục nhược điểm rò điện tích của tụ điện, chúng ta cần phải bổ sung thêm mạch để khôi phục lại điện tích trong tụ điện theo 1 chu kỳ nhất định (chu kỳ làm tươi), thường là 10ms hoặc dài hơn.
Thao tác ghi dữ liệu tới DRAM gồm 2 bước:
● Bước 1: Bộ lái dữ liệu sẽ thiết lập bitline theo dữ liệu muốn ghi.
● Bước 2: Bộ giải mã địa chỉ tiến hành giải mã và xác định word nào được thao tác thông qua wordline tương ứng sẽ có mức luận lý 1 để cho phép điện tích chạy từ bitline qua N-FET để nạp cho tụ điện (luận lý 1) hoặc cho phép điện tích xả từ tụ điện qua bitline (luận lý 0)
Thao tác đọc dữ liệu từ DRAM gồm bước:
● Bước 1: Bộ lái dữ liệu sẽ bitline lên Vdd/2 sau đó ngắt kết nối để bitline thả nổi.
● Bước 2: Bộ giải mã địa chỉ tiến hành giải mã và xác định word nào được thao tác thông qua wordline tương ứng sẽ có mức luận lý 1.
● Bước 3: Tụ điện và bitline sẽ chia sẻ điện tích, nếu tụ điện chứa mức luận lý 1 thì điện tích tại bitline sẽ tăng lên, nếu tụ điện chứa mức luận lý 0 thì điện tích tại bitline sẽ giảm xuống.
● Bước 4: Bộ khuếch đại nhạy sẽ cảm ứng sự thay đổi điện áp và khuếch đại sự chênh lệch này, sau đó chuyển đổi thành tín hiệu số tới ngõ ra. Khi đọc dữ liệu thì điện tích trong tụ sẽ bị xả hết, vì thế ngay sau khi đọc thì phải tiến hành ghi lại dữ liệu cho DRAM cell.