Razvojni sistem za DSP procesor TMS320C25
Digitalni signal procesori (DSP) u čipu predstavljaju namenski orijentisane računarske arhitekture integrisane u čipu, koje su prilagođene strukturi i karakteristikama algoritama za digitalnu obradu signala. Prvenstveno su namenjeni za digitalnu obradu signala u realnom vremenu.
Prvi digitalni procesor u čipu pojavio se 1979. godine (Intel 2920/2921). Ovaj procesor je veoma skromnih mogućnosti, ali je značajan po tome što je označio početak veoma dinamičnog razvoja tehnike i tehnologije digitalnih signal procesora u čipu.
Osnovna specifičnsot DSP-a u čipu u odnosu na klasične mikroprocesore je u konceptu arhitekture. Klasični mikroprocesori podržavaju arhitekture Fon-Nijmanovog tipa. Osnovno obeležje Fon-Nojmanovog koncepta arhitekture je u tome što se svi elementi arhitekture vezuju na istu magistralu podataka, tako da magistrala predstavlja usko grlo u arhitekturi. Kod ovakvih arhitektura u istu memoriju se spremaju i program i podaci i sve operacije se odvijaju strogo sekvencijalno. Mikroprocesorske arhitekture Fon-Nojmanovog tipa najčešće ne udovoljavaju zahtevima digitalne obrade signala u realnom vremenu.
Arhitekture DSP procesora u čipu nisu Fon-Nojmanovog tipa već se zasnivaju na modificiranom konceptu Harward arhitekture. Suština ovog koncepta je u tome da su programska memorija i memorija podataka fizički odvojene tako da se operacije pribavljanja/dekodiranja instrukcija i operacije izvršavanja instrukcija odvijaju paralelno. Koncept Harward arhitekture je modifikovan utoliko što postoji moućnost razmene sadržaja između programske memorije i memorije podataka.
Interfejs TS-TMS320C25 predstavlja softverski razvojni sistem za DSP procesor u čipu TMS320C25. Namenjen je za obradu digitalizovanih slika pomoću digitalizatora DTS256 i DTS256-2. Interfejs TS-TMS320C25 se ugrađuje u IBM personalne računare XT i AT.
Interfejs ima 64K 16-bitnih reči programske memoirje i isto toliko memorije podataka, što predstavlja i maksimalni adresni prostor procesora TMS320C25. Izlazna XF(external flag output) linija DSP procesora je izvedena na BNC konektor i namenjena je za sinhronizaciju sa spoljašnjim uređajima. Ako se poveže sa digitalnim brojačem može se koristiti za precizno merenje rada izvršavanja programskih celina DSP procesora. Na izlaznom monektoru se nalazi i RESET taser kojim se vrši resetovanje DSP procesora. Sinhronizacija rada između PC/AT i DSP procesora je ostvarena preko jedne od PC/AT linija prekida (IRQ0 - IRQ7).
Programska memorija i memorija podataka DSP procesora su mapirana u adresnom području PC računara. Korisnik može da izabere početnu adresu u memorijskoj mapi PC računara zavisno od konfiguracije PC računara (A000, B000, C000, D000, E000). KOmande koje korisnik preko PC računara zadaje DSP procesoru realizovane su preko I/O registra sa adresom u intervalu 300H - 370H. Programska memorija i memorija podataka DSP procesora zauzimaju isto memorisjko područje u adresnom prostoru PC računara.
Na slici 1 je data uprošćena blok šema interfejsa TS-TMS320C25 koji se sastoji od sledećih funkcionalnih celina:
Bloka programske memorije,
Bloka memorije podataka,
Bloka za povezivanje sa PC magistralom,
Kontrolnog registra,
Memorijskog i I/O dekodera,
Bloka DSP procesora.
Sl.1 Blok šema interfejsa TS-TMS320C25
Da bi se olakšalo programiranje interfejsa TS-TMS320C25 razvijene su funkcije pomoću kojih se obavlja potpuna kontrola rada DSP procesora. Kompletan softver za podržku interfejsa je napisan na višem programskom jeziku C. U tabeli su navedeni potprogrami pomoću kojih se kontroliše rad DSP procesora.
Interfejs TS-TMS320C25 je ralizovan na štampanoj ploči, a raspored elemanta je dat na slici 2. Zbog relativno velike brzine rada DSP procesora pojedina instalisana logička kola pripadaju familiji ALS. Ova familija logičkih kola ima skoro dva puta manje vreme propagacije od familije LS.
Sl.2 Raspored elemenata na štampanoj ploči
Za testiranje rada interfejsa TS-TMS320C25 razvijen je posebn set programa. Programi su razvijen na PC računaru uz odgovarajući kros-asembler i linker. Za popunjavanje memorije podataka i programske memorije razvijen je program LOADER.
Na slici 3 prikazani su vremenski dijagrami karakterističnih signala, pri čemu je spoljašnji klok 20 MHz, a procesor radi sa nula stanja čekanja. Vremenski dijagrami su registrovani pomoću HP logičkog analizatora. Vreme izvršavanja jedne instrukcije iznosi 114 ns.
SL.3 Vremenski dijagram za 20 MHz i 0 WS
Za je brzinu kloka DSP procesora 40 MHz i 1 WS vrme izvršavanje jedne instrukcije iznosi 143 ns. Ako je klok DSP procesora 50 Mhz i radi sa 1 WS ostvareno vreme izvršavanje jedne instrukcije je 120 ns.
Štampanu ploču j njeno popunjavanje uradio je Saša Milovanović.
VEZE KA SRODNIM APLIKACIJAMA
