クラス・プロパティ

クラスは、プロパティを持つことができます。

プロパティとしては、SystemVerilogの定義済みの型だけでなく、ユーザが定義したクラスもプロパティとして持つこともできます。

class samplex_x;

bit [4:0] master_id;

integer time_n;

class_a a_inst;

endclass : sample_x

sample_xクラスは、3つのプロパティ(master_id, time_n, a_inst)を持っています。

master_idは 5ビット幅のビット、time_nはinterger型、a_instはクラスclass_aのインスタンスです。