event
eventの例題です。
SystemVerilogでは、eventがVerilog HDLと違います。
event blast;
wait( blast.triggered );
のように、blastがトリガされるまでwaitタスクで待つことができます。
添付ファイル(event.sv)をModelSim AE 6.4a Starter Editionでシミュレーションした結果は、次のようになります。
# vsim -do {run -all;quit} -c test_event
# Loading sv_std.std
# Loading work.test_event
# run -all
# trigger -> ev
# wait -> ev
# quit