SystemVerilogの世界へようこそ
このサイトでは、SystemVerilog に関する情報を提供します。
メインの管理人は、Hatenaブログ : @Vengineerの戯言 です。
SystemVerilogが使える無償Simulator
SIEMENS (旧Mentor Graphics)のModelSim/QuestaSimのOEM版 (Intel/Microsemi)
SystemVerilog/VHDL/SystemCの混在シミュレーションもできるものもあります
Xilinx xsim
SystemVerilog (DPI-Cを含む)
Systemverilog では、DPI-C task export はサポートしていません
SystemC も使えます
Verilator関連
オープンソースで開発されている SystemVerilog 対応のシミュレータ Verilator に関するもの
Xilinx 開発ツール関連
薄い本 : 中を調べるシリーズ
Xilinx ZynqMP SoC VIPの中を調べる (その1 - その14)
Xilinx ZynqMPSoC の CPU側のVIPの中を調べました。SystemVerilogベースのVIPです。
関連ブログ
Xilinx Vitisの中を調べる (その1 - その20)
C++ベースのHLSであるVitisの中を調べました。C/RTL Simulation においては、SystemVerilogが使われています。Vitisが生成するRTLはAXIベースのインターフェースを持ち、シミュレーションではAXI用のUVMベースの検証モデルを使っています。
Xilinx ZynqMPSoC関連
Xilinx QEMU関連
Xilinx QEMU + SystemC (PCIe EP) + Verilog HDL(Verilator) の内容を探っていく(その1)
Xilinx QEMU + SystemC (PCIe EP) + Verilog HDL (Verilator) の内容を探っていく(その2)
XilinxのQEMU + SystemC + Verilog HDL (Verilator) のデモの内容を探っていく(その1)
XilinxのQEMU + SystemC + Verilog HDL (Verilator) のデモの内容を探っていく(その2)
XilinxのQEMU + SystemC + Verilog HDL (Verilator) のデモの内容を探っていく(その3)
XilinxのQEMU + SystemC + Verilog HDL (Verilator) のデモの内容を探っていく(その4)
XilinxのQEMU + SystemC + Verilog HDL (Verilator) のデモの内容を探っていく(その5)
Intel FPGA(旧Altera)開発ツール関連
無償ツールで実践する「ハード・ソフト協調検証」(全8回) (2009.12.6 - 2010.1.29)
半導体ネットで連載した内容です。SystemVerilog DPI-CをサポートするSIEMENS(旧Mentor Graphics)のModelSim/QuestaSim で利用することができます。
ModelSim AE v6.5b Starter Editionを利用して、SystemVerilog DPI-Cにてハード・ソフトの検証環境を構築し、
プログラム(C言語)によるハードウェア検証を行えるようにするものです。
(ModelSim AE v.6.5b Starter Editionは、Altera社のWebサイトにユーザー登録をすることで利用できる無償のSystemVerilogシミュレータです。
なお、機能的には、市販されているModelSimと同じですが、シミュレーション速度やシミュレーションできる規模には制約はあります。)
具体的には、Altera社のSOPC Builderで利用可能なAvalon Verification Modelを使い、
Avalonインターフェースのデザインを検証するというものです。
詳細は、下記の各回の記事を参照してください。
第1回 SystemVerilogのDPI-C機能 (2009.12.6)
第2回 テスト・プログラムはC言語で書く (2009.12.11)
第3回 Avalonインターフェースと検証用モデル (2009/12/21)
第4回 SystemVerilog側のDPI-Cの記述を作成する (2009/12/28)
第5回 テスト・プログラムの作成とBFMのコードの生成 (2010/01/05)
第6回 協調シミュレーションを実行する (2010/01/15)
第7回 DMAの割り込み機能を確かめられるようにする (2010/01/20)
第8回 シミュレータやコンパイラの入手方法 (2010/01/29)
SystemVerilog の各構文などについては、下記のサブページのすべて表示をクリックしてください。
また、このサイトのサイトマップは、左の「サイトマップ」をクリックしてみてください。
このサイトでは、Verilog HDL から SystemVerilog に追加された機能について、例題を示し、ModelSimでのシミュレーション結果も掲載しています。
使 用したModelSimは、Windows XP/Vista 32ビット版(Windows 7でも動作すると思います)で動作するModelSim AE 6.4a Starter Edition です。
最新版である ModelSim AE 6.5b Starter Editionでも基本的には動作するはずです。
自分のPC(Windows)で SystemVerilog を使うには!ModelSim AE & MINGW32/MSYSのコーナーへ!
SystemVerilog関連情報
SystemVerilog の規格化
IEEE 1800-2012が最新版です。
IEEE1800になる前のSystemVerilog の3.1aは、http://www.eda.org/sv/SystemVerilog_3.1a.pdfにあります。
SystemVerilog DPI-C
SystemVerilogでは、C言語が非常に簡単に利用できます。詳細は、こちら。
SystemVerilog の書籍
SystemVerilogに関連する書籍のほとんどは洋書です。詳細は、こちら。
日本語の本としては、SystemVerilog設計スタートアップが一番いいでしょう!
SystemVerilogメソドロジ
2つのメソドロジ(VMM、OVM)とこの2つを統合しようとしているAccellera VIP(UVM)、詳細は、こちら。
SystemVerilog の歴史
SystemVerilog設計スタートアップ の「Appendix SystemVerilogクロニクル」に詳しく書いてあります!
SystemVerilog のエディタ(Emacsモード、Eclipseプラグイン)
Mac's Emacs Mode (Verilog HDL/SystemVerilog/OVMもサポート)
SystemVerilog Snippets for Emacs (SystemVerilog/VMM/OVMもサポート)
SVEditor (Eclipseプラグイン、SystemVerilog/OVMもサポート)
SystemVerilog 関連サイト :
FPGA Simulation (SystemVerilog Code Examples)
Bluespec SystemVerilog
Bluespec SystemVerilog は、SystemVerilog ではありませんが、2009年の夏の強化月間の成果を、こちら にまとめてあります。
Bluespec (Bluespecは、RISC-Vの会社になってしまいました)
BSC Development Workstation (BDW) : A graphical interface for developing BSV/BH designs with BSC も github にて公開されています。