関数の宣言
関数(function)の宣言として、2つの方法があります。
1)、昔からVerilog HDLで使われている方法
function logic [16:0] addr( input a, b );
logic [15:0] a;
logic [15:0] b;
return a + b;
endfunction : addr
2)、ANSIタイプ
function logic [16:0] addr( input logic [15:0], a, b );
return a + b;
endfunction : addr
2)のANSIタイプの方が引数に関する情報がまとまっていて見やすいです。