トップ階層に記述できるもの

SystemVerilog soruce text としては以下が記述できる ( library source text は別の記述スタイル )

• timeunits_declaration // 記述するとしたら一番最初でないといけない

• module_declaration

• upd_declaration

• interface_declaration

• program_declaration

• package_declaration

• { attribute_instance } package_item

• { attribute_instance } bind_directive

• config_declaration

timeunits 以外はどれかをどんな順序で何回記述してもよい。