Film deposition

📘 반도체 공정에서의 필름 데포지션(Film Deposition): 필요성과 활용

반도체 제조 공정에서 **필름 데포지션(Film Deposition, 박막 증착)**은 회로의 기본 구조를 형성하는 데 있어 가장 핵심적인 공정 중 하나이다. 모든 트랜지스터, 배선, 절연층, 보호막 등은 원재료를 웨이퍼 상에 일정한 두께와 조성으로 증착함으로써 시작된다. 이 과정은 단순한 물리적 코팅을 넘어서, 회로의 전기적 성능, 기계적 안정성, 공정 수율 및 장기 신뢰성까지 좌우하는 기반 기술이라 할 수 있다.

필름 데포지션이 중요한 이유는 크게 다섯 가지로 요약할 수 있다. 첫째, 회로 형성의 출발점이라는 점에서 모든 소자와 배선 계층이 박막 위에 구성되므로, 데포지션 품질이 회로 전체의 성능을 결정한다. 둘째, **3차원 집적(3D integration)**을 구현하는 데 있어 각 층 사이를 연결하고, 고종횡비 구조를 충전(fill)하기 위해서는 콘포멀한 박막이 필수이다. 셋째, HfO₂, TiN, Si₃N₄, Al₂O₃ 등 특정한 물성과 기능을 갖는 특수 재료를 증착함으로써 소자의 동작 특성과 전력 효율을 최적화할 수 있다. 넷째, 외부 환경(수분, 이온 등)으로부터 회로를 보호하거나, 식각 전에 평탄화를 통해 후속 공정의 정밀도를 확보하는 구조적·화학적 안정화 기능도 수행한다. 다섯째, 대면적 웨이퍼에 수백~수천 개의 칩을 균일하게 처리할 수 있어 생산 효율성과 원가 절감 효과가 크다.

이러한 데포지션은 목적과 특성에 따라 다양한 방식으로 수행된다. 대표적으로는 물리적 방법인 **PVD (Physical Vapor Deposition)**와 화학 반응을 활용하는 CVD (Chemical Vapor Deposition), 그리고 원자층 단위로 정밀 제어가 가능한 ALD (Atomic Layer Deposition) 등이 있으며, 이 외에도 MOCVD, Epitaxy, Spin Coating 등의 기술이 있다.

• PVD는 타깃 금속을 이온화하거나 기화시켜 금속 박막(예: Cu, Al, TiN)을 형성하며, 배선 형성이나 전극 증착에 널리 사용된다.

• CVD는 반응성 기체를 통해 유전체나 반도체 박막(예: SiO₂, Poly-Si, Si₃N₄ 등)을 균일하게 증착하며, 절연층이나 하드마스크에 적합하다.

• ALD는 원자층 단위 두께 조절과 탁월한 콘포멀성으로 FinFET, 3D NAND, GAA 트랜지스터와 같은 미세 구조에 필수적인 증착 기술로 각광받고 있다.

이와 같은 데포지션 기술은 로직, 메모리, 디스플레이, MEMS, 광전자소자, 전력 반도체 등 모든 반도체 분야에 걸쳐 폭넓게 활용된다. 예를 들어 로직 공정에서는 하이-κ 유전체와 메탈 게이트 증착, 메모리 공정에서는 3D NAND의 산화물/나이트라이드 적층 구조 형성, MEMS 분야에서는 압전 박막(AlN 등)의 정밀 증착, 디스플레이에서는 ITO나 유기박막 코팅, 전력 소자에서는 SiC/GaN 에피택시 막이 모두 필름 데포지션에 의해 구현된다.

요약하자면, 필름 데포지션은 반도체 제조의 기반을 제공하는 핵심 공정이다. 회로의 성능을 좌우할 뿐 아니라, 소자의 수명과 안정성을 결정짓고, 제조 라인의 생산성 및 경제성 확보에도 직접적인 영향을 미친다. 공정 엔지니어는 소자의 물성 요구, 후속 공정과의 정합성, 재료 특성, 온도 민감도, 콘포멀성 등의 요소를 종합적으로 고려해 최적의 데포지션 방식을 선택하고 정밀하게 제어해야 하며, 이를 통해 고성능·고신뢰성 반도체 제품의 경쟁력을 확보할 수 있다.

📘 대표 데포지션 공정

1. PVD 계열

1. 스퍼터링(Sputtering)

   • 원리 : 타깃에 Ar 플라즈마 이온 충돌 → 금속 원자 박출 → 웨이퍼에 증착

   • 변형 : DC, RF, 반응성(R‑Sputter, Ti → TiN), 마그네트론, I‑PVD(비아 바닥 보강)

   • 파라미터 : 압력 1–10 mTorr, 전력 200–800 W, 기판 바이어스/온도

2. 증발(Evaporation)

   • 원리 : 저압(10⁻⁶ Torr)에서 전자빔(E‑Beam)·저항 가열로 금속 기화

   • 특징 : Al + 0.5% Cu, Au, Cr/Al 포토마스크용
     
     

2. CVD 계열

1. APCVD / LPCVD (대기·저압)

   • SiH₄ + O₂ → SiO₂, SiH₄ → Poly‑Si

   • LPCVD는 낮은 압력(100 mTorr)으로 입자·보이드 감소, step coverage↑

2. PECVD (Plasma‑Enhanced CVD)

   • 250–400 °C 저온 증착 → Cu 배선 상부 SiN 캡, 패시베이션 SiON

   • SiH₄/N₂O, SiH₄/NH₃, SiH₄/N₂/H₂ 가스 사용

3. HDP‑CVD (High Density Plasma)

   • 고밀도 Ar/O₂/SiH₄ 플라즈마로 SiO₂ 증착+동시 리플로 → 고종횡비 틈새(fill)
     
     

3. ALD

• TMA(Al(CH₃)₃) + H₂O → Al₂O₃, TDMA‑Hf + H₂O → HfO₂

• 0.1–1 Å/cycle, 2000 cycles ≈ 20 nm

• FinFET 게이트 하이‑κ(HfO₂), 3D NAND 옥사이드/나이트라이드 스택
  
  

4. 금속·배리어 특화

• Ti/TiN liner(barrier) : PVD → ALD(콘포멀) 대체 추세

• W Plug (CVD‑W): WF₆ + H₂ → W + HF

• Cu Seed : I‑PVD → ALD‑Ru/Rh로 대체 연구
  
  

5. Spin‑on Dielectric (SOD) / Low‑k

• 유기 Silsesquioxane(SSQ), MSQ 기반 솔 → 400 °C 큐어

• CMP 전 전면 평탄화 효과 · 배선 RC 저감