東京大学 大学院情報理工学系研究科 コンピュータ科学専攻
(学部兼担: 理学部 情報科学科)
准教授
高前田研究室(CASYS; コンピュータアーキテクチャ・システム研究室)
コンピュータアーキテクチャ
プロセッサアーキテクチャ、メモリシステム
ハードウェアセキュリティ、セキュアプロセッサ
ハードウェア設計技術、高位合成コンパイラ
アルゴリズム/ハードウェア協調設計
機械学習システム、分散機械学習、連合学習
FPGAシステム
NNgen: ディープニューラルネットワーク向けカスタム可能なハードウェア合成コンパイラ
GitHubとPyPIからどうぞ
Veriloggen: Pythonによる高位ハードウェア設計フレームワーク
Pyverilog: Verilog HDLデザインの解析・コード生成のためのPythonベースなオープンソースツールチェイン
E-mail: shinya_at_is_s_u-tokyo_ac_jp
GitHub: 公開用ソフトウェアリポジトリ
最近の論文一覧は研究室WEBをご覧下さい。
CV (English)
CV (日本語)