• Sử dụng phần mềm của Synopsys trong quá trình mô phỏng (simulation với DVE), biên dịch thiết kế (với VCS)

• Thiết kế vi mạch phần cứng với ngôn ngữ phần cứng Verilog

• Thiết kế các đoạn scripts thực thi testbench và test case.

• Kiểm tra timing constraint (với PrimeTime).

• Môi trường làm việc trên Linux

Mẫu báo cáo xem tại đây

Thiết kế VLSI

Sách đề xuất tham khảo

1. Digital Integrated Circuits: A Design Perspective: Jan M Rabaey (sách giáo trình chính) tại đây

2. Digital Design_ With an Introduction to the Verilog HDL tại đây

3. Advanced Digital Design with the Verilog HDL tại đây

4. Advanced ASIC Chip Synthesis 2ndED tại đây

5. ASIC Design Flow Tutorial Using Synopsys Tools tại đây

6. Verilog Overview_Evita verilog tại đây

Tài liệu hướng dẫn tham khảo thêm

1. Introduction to the Quartus® II Software tại đây

2. Hướng dẫn các bài thực hành với Verilog tại đây

3. Synthesis Optimization System with Synopsys tại đây

4. Using Synopsys Verilog Compiler Simulator tại đây

5. Synopsys Verilog Compiler Simulator for example tại đây

6. VCS on Linux Video tại đây

7. Design Compiler on Linux Video tại đây

8. Practical Coding Style for Writing Testbenches tại đây video tại đây

9. Design and Testbench Encoder Decoder tại đây 1 và 2

10.Synopsys tools list tại đây

11.Digital clock design with synopsys tool tại đây

Thiết kế FPGA/ASIC

1. Verilog cơ bản tại đây

2. Spartan 3E starter kit User Guide tại đây

3. FPGA prototyping by Verilog examples tại đây

4. Driver hỗ trợ giao tiếp board Spartan 3E tại đây

Hướng dẫn thực hành với FPGA Xilinx và VHDL (ISE + NEXYS4 VHDL Tutorials)

§ Lab1-VHDL_ISE_Download N Install download - Cài đặt công cụ lập trình ISE để lập trình FPGA

§ Lab2-VHDL_ISE_getting started download - Làm quen với công cụ lập trình ISE

§ Lab3-VHDL_ISE_combination_circuit_Full Adder download - Thiết kế bộ công toàn phần

§ Lab4-VHDL_ISE_combination_circuit_4-Digit_7-Segment download -Thiết kế bộ giải mã sang LED 7 đoan

§ Lab5-VHDL_ISE_combination_circuit_BCD_7-segment download - Thiết kế bộ giải mã sang LED 7 đoạn với đầu vào BCD

§ Lab6-VHDL_ISE_sequence_circuit_Flip_Flop download - Thiết kế mạch tuần tự cơ bản với Flip Flop

§ Lab7-VHDL_ISE_sequence_circuit_counter_operator download - Thiết kế mạch đếm sử dụng các Flip-Flop

§ Lab8-VHDL_ISE_sequence_circuit_serial_adder_with_ac download - Thiết kế mạch cộng dồn nối tiếp

§ Lab9-VHDL_ISE_sequence_circuit_freq_divider download - Thiết kế mạch chia tần số cơ bản

§ Lab10-VHDL_ISE_sequence_circuit_traffic_light download - Thiết kế mạch đèn giao thông ứng dụng máy trạng thái State Machine

§ Lab11-FPGAboard_demonstration_ex1 download - Hướng dẫn lập trình vào nạp chương trình vào chip FPGA Xilinx