sử dụng cổng logic

Hình 1.75 Minh họa cách chống xung nhọn của 1 cổng logic loại cột chạm

Như vậy nguồn bị biến động nhiều vừa bị sụt giảm thất thường vừa có xung nhọn cảm ứng dẫn đến trạng thái logic của mạch bị sai. Hoạt động chuyển mạch nhiều thì tần số phát sinh xung nhọn càng lớn. Để khắc phục hiện tượng này có thể mắc tụ ceramic 0,01 uF tới 0,1 uF có điện cảm thấp ở ngay tại ngõ vào cấp điện cho IC xuống mass để nó lọc bớt xung nhọn sinh ra. Ngoài ra có thể dùng thêm tụ tốt như tantan, mylar ... vài uF tới vài chục uF ở đầu mỗi nguồn cấp cho khối mạch để ổn định áp nguồn.

1.2 Giải quyết ngõ vào không dùng

Ta đã được biết đến cấu trúc của nhiều cổng logic loại TTL có nhiều ngõ vào khi không dùng thì tương đương với nối lên nguồn vì cả 2 trường hợp nối nền phát của transistor, ngõ vào đều không dẫn. Tuy nhiên một ngõ vào nối như vậy dẽ tiếp nhận các nhiễu điện từ bên ngoài hoặc như với cổng TTL dù ngõ không dùng để trống thì transistor trong mạch vẫn được phân cực do đó sẽ tiêu tốn năng lượng vô ích mà lại có thể làm nóng cổng logic vì vậy ta nên nối lên cao hay xuống mass tuỳ loại cổng.

Giải quyết các ngõ vào không dùng cổng and, nand

Nối lên V_cc hay qua 1 điện trở 1-10K nhằm giới hạn dòng điện ngược vào transistor nhất là khi có xung nhọn trên đường cấp như đã nói ở phần trên khi đó biểu thức logic ngõ ra cổng and (minh hoạ như hình 1.76) sẽ là AB = AB không có gì thay đổi.

Nối ngõ vào không dùng tới một ngõ vào nào đó có dùng (chập chung 2 ngõ vào lại với nhau). Cách nối này sẽ làm tăng điện dung ngõ vào do đó với tần số cao sẽ sinh ra trở kháng lớn rút bớt dòng từ cổng. Cách này không nên dùng với họ 74, 74LS,ALS, 74F.

Hình 1.76 Cách nối ngõ vào không dùng

Giải quyết các ngõ vào không dùng cổng or, nor

Thay vì nối ngõ không dùng lên Vcc ta nối nó xuống mass qua R khoảng dưới 1K, ngõ này luôn ở mức thấp. Khi đó với cổng OR : 0 + A + B = A + B, ngõ không dùng đã không ảnh hưởng tới hoạt động logic của cổng.

Cũng có thể nối ngõ không dùng chung với ngõ có dùng (chập chung 2 ngõ vào lại với nhau) giống như với cổng and.

1.3 Tránh tĩnh điện cho cổng CMOS

Các mạch cổng CMOS được cấu tạo bởi các transistor MOSFET, chúng có lớp cách điện SiO₂ rất mỏng (khoảng 10 um) giữa cực cổng G và kênh dẫn nối thoát D và nguồn. Ngõ vào của mạch CMOS gồm điện dung vài pF mắc song song với điện trở rất lớn nên khi có tính điện tác động vào chẳng hạn do tay người chạm vào chân IC thì dòng tĩnh điện sẽ xả theo ngõ này vào tạo nên áp cao hàng ngàn volt đánh thủng lớp cách điện mỏng manh. Một mạch bảo vệ thường được thêm vào nó có diode để ghim mức điện áp dương và âm đặt vào lớp cách điện này khi xảy ra xả tĩnh điện. Thực tế do điều kiện nhiệt đới nóng ẩm ở nước ta, IC cũng ít khi bị hư hỏng nhưng nếu được cũng nên để ý đến một số biện pháp đảm bảo sau khi dùng cổng CMOS :

- Không để IC nơi ẩm ướt, cất giữ bằng cách cất vào xốp cách điện hay đặt trong bao giấy nhôm

- Nên cắm luôn IC vào mạch khi dùng không nên chạm tay vào chân IC, nếu đụng nên đeo vòng dẫn điện để xả tĩnh điện từ người xuống mass. Để tránh trường hợp giật điện thì vòng nên có điện trở hàng Mega ohm cách li khỏi mass.

- Nếu dùng mỏ hàn thì tốt hơn nối đất đầu mỏ hàn

- Khi IC đang dùng trong mạch không nên đụng chạm hay lấy nó ra khỏi mạch.

- Đảm bảo nguồn nuôi IC nằm trong khoảng cho phép.

- Các ngõ vào không dùng phải nối mass hay V_dd qua điện trở.