Phân loại các bộ nhớ

Ví dụ : Một MROM được đùng để lưu trữ bảng giá trị các hàm toán học: y = x2 + 3, với x là ngõ vào, y là ngõ ra.

Ta có bảng giá trị sau:

Số x biểu thị qua giá trị A1A0.

Khi x = A₁A₀ = 10₂ = 2₁₀ suy ra y = 2²+ 3 = 7₁₀ = 0111₂

2.2 ROM CHO PHÉP LẬP TRÌNH (Programmable ROM – PROM)

PROM có cấu tạo như ROM nhưng có hai đặc điểm khác biệt, đó là:

Tất cả các tế bào nhớ đều có diode hay transistor lưỡng cực hay transistor MOS, tùy theo công nghệ chế tạo.

Phần tử bán dẫn được nối với cầu chì tích hợp. Cầu chì đứt rồi không thể nối lại được do đó ta chỉ có thể lập trình PROM một lần thôi.

Muốn đổi từ bit 1 sang bit 0 người ta dùng một xung điện có biên độ và độ rộng xung thích hợp (cho biết bởi nhà sản xuất) giữa đường từ và đường bit tương ứng để làm đứt cầu chì.

Hình 4.11 minh họa hoạt động lập trình của một PROM

2.3 ROM CHO PHÉP LẬP TRÌNH GHI XOÁ ĐƯỢC (Erasable PROM – EPROM)

PROM chỉ lập trình được một lần vì cầu chì đứt không thể nối lại được từ bên ngoài. Nên khi nạp chương trình sai hay muốn đổi chương trình thì ta phải dùng một PROM mới. Do đó nguời ta đã chế tạo ra loại EPROM cho phép người sử dụng có thể lập trình và xóa được.

Cách nạp như sau

Từ bảng thông số trên cho thấy:

Hình 4.17 Sơ đồ thời gian tiêu biểu của SRAM

2.1.2 Chu kỳ đọc

Dạng sóng ở hình 4.17a minh họa hành vi của đầu vào địa chỉ , đầu vào trong chu kỳ đọc của bộ nhớ.

Chu kỳ đọc bắt đầu tại thời điểm t₀. Trước thời điểm này, đầu vào địa chỉ có thể là bất kỳ địa chỉ nào có sẵn trên bus địa chỉ từ hoạt động ngay trước đó. Vì đầu vào của RAM không tích cực nên nó sẽ không đáp ứng địa chỉ cũ. Tại thời điểm t₀ CPU cung cấp địa chỉ mới cho đầu vào của RAM, đây chính là địa chỉ của vị trí nhớ cần đọc. Sau thời gian ổn định tín hiệu địa chỉ, đường được kích hoạt. RAM đáp ứng bằng cách thay đặt dữ liệu từ vị trí nhớ có địa chỉ xác định vào đường ra dữ liệu tại thời điểm t₁. t_ACC là thời gian truy cập của RAM. t_CO là thời gian cần thiết để đầu vào của RAM đi từ mức Hi-Z đến mức dữ liệu hợp lệ một khi tích cực.

Tại thời điểm t₂, trở về mức cao, và đầu ra của RAM trở về trạng thái Hi-Z sau khoảng thời gian t_OD. Vậy dữ liệu của RAM sẽ ở trên bus dữ liệu trong khoảng thời gian từ t₁ đến t₃.

Thời gian của một chu kỳ hoàn chỉnh là t_RC, kéo dài từ t₀ đến t₄ khi CPU thay đổi đầu vào địa chỉ mới cho chu kỳ đọc/ghi khác diễn ra tiếp theo.

2.1.3 Chu kỳ ghi

Hình 4.17b biểu diễn hoạt động của tín hiệu cho một chu kỳ ghi bắt đầu khi CPU cung cấp địa chỉ mới cho RAM tại thời điểm t₁. CPU đưa và xuống thấp sau khi chờ qua khoảng thời gian t_AS, thời gian thiết lập địa chỉ, cho phép bộ giải mã địa chỉ của RAM có đủ thời gian để đáp ứng địa chỉ mới.

và bị giữ ở mức thấp trong khoảng thời gian t_W gọi là thời gian ghi. t_DS gọi là thời gian thiết lập dữ liệu còn t_DH gọi là thời gian duy trì dữ liệu.

Trong thời gian ghi, tại thời điểm t₁, CPU cung cấp dữ liệu hợp lệ cho bus dữ liệu để ghi vào RAM. Dữ liệu này phải được duy trì tại đầu vào của RAM ít nhất một khoảng thời gian t_DH sau khi

và không còn tích cực tại thời điểm t₂. Tương tự, đầu vào địa chỉ phải tiếp tục ổn định trong khoảng thời gian duy trì địa chỉ, tức sau thời điểm t₂. nếu không thỏa bất kỳ điều kiện nào về thời gian thiết lập và thời gian duy trì thì hoạt động ghi xảy ra sẽ không đáng tin cậy.

Thời gian của một chu kỳ ghi hoàn chỉnh t_WC kéo dài từ t₀ đến t₄ khi CPU đổi sang địa chỉ mới cho chu kỳ đọc/ghi tiếp theo.

2.2. RAM ĐỘNG (DRAM)

Ram động có tế bào nhớ là một FF. RAM động dùng kỹ thuật MOS để lưu trữ các bit 0 hay 1 trong các điện dung bẩm sinh giữa cửa và lớp nền cảu transistor MOS.

Dữ liệu này lưu trữ ở tụ này không được duy trì lâu vì sự rỉ của tụ cũng như của các transistor MOS chung quanh nên cần được làm tươi (refresh) trong khoảng vào mili giây (nếu không tụ xả điện sẽ mất dữ liệu).

Sự làm tươi tụ cần phải có bộ điều khiển (Dynamic Memory Controller) bên ngoài và trên cùng vi mạch. Và đây cũng là nhược điểm của RAM động so với RAM tĩnh. Nhưng ngược lại RAM tĩnh cũng có nhiều ưu điểm như: dung lượng nhớ, tốc độ, công suất tiêu thụ, giá thành hạ. Ngày nay RAM động được chế tạo theo công nghệ như NMOS, CMOS, CHMOS, XMOS với dung lượng nhớ trên Megabit, thời gian thâm nhập dưới 100ns và công suất tiêu tán rất nhỏ.

Bảng dưới đây cho biết một vài thông số so sánh giữa RAM tĩnh và RAM động

2.2.1 Cấu trúc và hoạt động của DRAM.

Cấu trúc bên trong của DRAM có thể hình dung như một mảng ô nhớ bit đơn, được minh họa như hình 4.18. Ở đây, 16384 ô nhớ được sắp xếp thành ma trận 128 x128. Mỗi ô nhớ chiếm một vị trí riêng biệt trong hàng và cột thuộc phạm vi ma trận.

Có 14 đầu địa chỉ để chọn 1 trong 16384 ô nhớ (2¹⁴ = 16384); những bit địa chỉ thấp từ A₀ đến A₆ chọn hàng, còn những bit địa chỉ cao từ A₇ đến A₁₃ chọn cột. Mỗi địa chỉ 14 bit chọn ô nhớ riêng biệt để đọc ra hay ghi vào.

Hình 4.19 là ký hiệu một ô nhớ động và mạch tương ứng của nó. Dựa vào sơ đồ đơn giản này ta có thể hiểu được cách đọc hay ghi dữ liệu vào DRAM.

Các chuyển mạch từ SW1 đến SW4 thực chất là các transistor MOSFET được điều khiển bằng các đầu ra khác nhau của bộ giải mã địa chỉ và bằng tín hiệu tuy nhiên ở đây tụ điện mới là ô nhớ đích thực.

Khi ghi dữ liệu thì công tắc SW1 và SW2 đóng lại trong khi công tắc SW3 và SW4 vẫn mở, nối dữ liệu nhập vào tụ C. logic 1 tại đầu vào dữ liệu tích điện cho tụ C còn logic 0 thì xả điện cho tụ C. Vì luôn có sự rò điện qua các chuyển mạch đóng nên tụ C bị mất điện dần.

Để đọc dữ liệu tại ô nhớ thì chuyển mạch SW2, SW3 và SW4 đóng lại còn SW1 vẫn mở nối điện thế lưu trữ với bộ khuếch đại. Bộ khuếch đại sẽ so sánh điện thế này với giá trị tham khảo nào đó để quyết định là logic 1 hay logic 0, rồi đưa ra giá trị 0V hay 5V cho đầu ra dữ liệu. Đầu ra này lại được nối với tụ qua SW2 và SW4 nên tụ điện sẽ được làm tươi. Như vậy bit dữ liệu trong ô nhớ được làm tươi mỗi khi nó được đọc.

2.2.2 Dồn kênh địa chỉ - Address Multiplexing (ghép địa chỉ)

Hiện nay các nhà sản xuất đã sản xuất ra nhiều loại DRAM với dung lượng khá lớn. Với các loại DRAM có dung lượng lớn thì đòi hỏi phải có nhiều chân vào địa chỉ nếu yêu cầu một chân riêng biệt. Để khắc phục yếu điểm này các nhà sản xuất đã sử dụng phương pháp ghép kênh địa chỉ. Bằng cách này mỗi chân vào địa chỉ có thể dung nạp hai bit địa chỉ khác nhau, tiết kiệm được số chân giúp giảm đáng kể kích cở của vỏ IC.

Hình 4.20 trình bày bộ nhớ có dung lượng từ 16K và trước đó cần 14 đường địa chỉ bus tới trực tiếp từ CPU đến bộ nhớ.

Hình 4.21 minh họa địa chỉ CPU dùng mạch Multiplex để đưa địa chỉ từ CPU tới DRAM. Ta thấy chỉ có 7 đường địa chỉ ngõ vào đến DRAM, nghĩa là 14 đường địa chỉ từ bus địa chỉ CPU được đưa vào mạch Multiplexer sẽ truyền 7 bit địa chỉ tại thời điểm nào đó tới ngõ vào địa chỉ ô nhớ. Khi MUX = 0 thì truyền A₀ – A₆ đến DRAM, khi MUX = 1 thì truyền A₇ – A₁₃ đến DRAM.

Giản đồ thời gian của tín hiệu MUX

Thời gian của tín hiệu MUX phải đồng bộ với tín hiệu và . MUX phải ở mức thấp khi bị kích xuống mức thấp, sao cho các đường địa chỉ A₇ – A₁₃từ CPU sẽ đến được đầu vào địa chỉ DRAM. Tương tự MUX phải ở mức cao khi

bị kích xuống thấp, sao cho A₀ - A₆ từ CPU sẽ có mặt tại đầu vào của DRAM.

Hình 4.22 minh hoạ thời gian của tín hiệu MUX.

Hình 4.23 cho thấy cấu trúc của một DRAM 16Kx1 sau khi đã dùng MUX

2.2.3. Chu kỳ đọc/ghi của DRAM

Chu trình đọc/ghi của DRAM phức tạp hơn nhiều so với SRAM bởi vì cần có bộ định thời để khống chế làm tươi và bộ điều khiển bộ đệm của thanh ghi, bộ đa hợp hàng cột thông qua hai chân

và .

Chu kỳ đọc DRAM

Hình 4.24 biểu diễn hoạt động tiêu biểu của tín hiệu trong suốt hoạt động đọc.

Giả sử đang ở mức cao trong suốt hoạt động đọc. Sau đây là phần mô tả từng bước hoạt động xảy ra tại những thời điểm trong sơ đồ tín hiệu.

Chu kỳ ghi của DRAM

Hình 4.25 biểu diễn hoạt động tiêu biểu của tín hiệu trong hoạt động ghi vào DRAM.

Quá trình ghi được mô tả như sau:

t₇ : MUX, , và đường dữ liệu vào trở về trạng thái ban đầu.

2.2.4. Làm tươi DRAM

Việc làm tươi DRAM phải được xảy ra mỗi 2ms để duy trì dữ liệu. Mỗi một trong 256 hàng phải được kích bởi chân . có thể ở mức cao trong trình tự làm tươi để giảm công suất tiêu thụ. Dù đọc hay viết vào một tế bào nào của một hàng đều phải làm tươi toàn bộ hàng đó. Để làm tươi DRAM cần phải có bộ đếm làm tươi DRAM (Refresh Controler).

Phương pháp là tươi phổ biến nhất là làm tươi chỉ với , thực hiện bằng việc lựa chọn một địa chỉ hàng với trong khi và vẩn ở mức cao.