연구 및 연구실 지향점
반도체 소자의 집적 공정 기술, 구조 제안, 분석, 회로 응용, 기타 전자소자 기반 시스템 등 반도체 기술 전반에서,
전자 소자 및 시스템의 성능과 효율성을 개선할 수 있는 연구를 추구합니다.
반도체 소자 제작, 분석, 응용 및 새로운 소자 기반 CMOS 회로 구현에 관심을 두고, 아래 목표들을 두고 연구를 수행 중입니다.
1) 새로운 소자 구조 및 응용 아이디어 제안 - TCAD/SPICE 시뮬레이션을 통한 컨셉 확인 (PoC) - 실험을 통한 구현 및 검증 - 개선된 아이디어 기반의 새로운 연구 주제 발굴의 순환을 통해 실제로 활용될 수 있는 반도체 기술(공정/소자/응용)을 개발하는 것
2) 반도체 소자 측정 - TCAD/SPICE 및 전기적/재료적 계측을 통한 문제 원인 파악 및 컨셉 검증 (PoC) - 문제 원인 해결을 위한 아이디어 제안 - 제작/분석을 통한 아이디어의
실효성 검증을 통해 개선된 성능과 안정성을 갖는 반도체 기술을 개발하는 것
3) 위 연구 목표와 별개로, TCAD/SPICE/동작분석/통계분석 등, 소자/회로 설계와 분석에서 AI를 활용하여 자동화된 시스템을 구축하고자 시도 중 입니다.
반도체 공정기술 및 공정설계, 소자구조설계, 소자분석, 소자응용, 회로설계*를 연구실 수준에서 상용 기술 수준까지 다루려고 노력하고 있습니다.
*회로설계는 신소자를 응용하는 작은 회로부터 진행 중 입니다.
반도체 공정, 소자 및 회로 기술와 관련된 광범위한 연구를 지향하기에, 필수적으로 익혀야 하는 툴과 기술이 다양합니다.
따라서, 비교적 긴 시간 함께할 수 있는 통합과정 및 박사과정 학생, 혹은 관련 경험을 가진 박사후연구원을 우선적으로 선발하고 있습니다.
활발한 협업과 논의가 가능한, 연구에 대한 열정을 가진, 스스로 동기부여가 가능한 학생들의 연락 기다리겠습니다.
관심 있는 분은 CV, 성적표, 연구 포트폴리오 등 가능한 것을 첨부해 메일 주시면 검토하겠습니다.
Prof. Jong-Ho Bae and his team
Prof. Bae joined Yonsei Univ. in 2025 spring and is currently conducting research projects with 9 graduate students in his team.
The research topic of his team is mostly about next-generation semiconductor devices and technologies including design, fabrication, analysis and modeling. Research is mainly aimed at applying new semiconductor devices/circuits to existing logic/memory/display applications and next-generation computing systems (e.g. processing-in-memory system).
We are hiring Postdoc, who has experience or is interested in...
- analog/digital circuit design
- semiconductor device fabrication
- HZO-based ferroelectric device fabrication
- AI-based experiment automation system
We are looking for graduate students and researchers who will enjoy research together. (e-mail: jbae@yonsei.ac.kr)
It is sufficient if some of the conditions below are met:
- I don't hate studying,
- Studying semiconductor materials and devices is fun,
- I want to make(fabricate) a semiconductor device,
- I want to study with Prof. Bae (😁).
Research by graduate students consists of the following four steps:
(1) investigation of device performance required for each application,
(2) design a new device/circuit suitable for it,
(3) design, development of fabrication process and fabrication of the device/circuit,
(4) analysis and modeling of fabricated devices, and optimization.
Below are specific examples of the steps (2) to (4) that most students wonder about.
Structure (Mesa, Fin, Nanowire, etc.)
Device Design (Junction, Structure, etc.)
Silicon Transistors / Thin-Film Transistors (TFTs)
Charge Trap Memory / Ferroelectric Field-Effect Transistors (FeFETs)
CMOS Circuits Utilizing a New Device Concept
Related Sites : Bio-IT Fab, SNU-ISRC, K-Fab, ETRI, NNFC, IDEC, KANC, etc.
Semiconductor Device - Defect Analysis
- DC/Transient I-V, Multi-Frequency C-V, Transient Response Analysis (I-t, C-t, etc.),
Low Frequency Noise (LFN), Optoelectronic/Thermoelectronic Analysis
Physics-Based Operating Mechanism Analysis
- Conduction Mechanism, Reliability, Yield, etc.
Device Simulation / Modeling
- TCAD & SPICE (DC/Transient, Mixed-Mode, etc.)
- Neural Network Based Device Modeling (NN-Sim.)
- Other Methods (DC I-V, C-V, MFCV, Gp methods, C-t, DLTS, etc...)
Memory
- Extremely Scaled DRAM (2T0C DRAM, 3D Integration, etc.)
- Stacked FLASH (3D integration of CTF, FeFET and other new memories)
Processing-In Memory (PIM)
- AND/NOR/NAND Memory Array Architecture Based PIM
Display
- Thin-Film-Transistors for Pixel Operation
- Display Devices & Circuits (TFT-Based)
Other Semiconductor Devices (Next-Gen. (New) Devices)
(Capacitorless DRAM, Cryogenic Memory, Gated Diode, IGBT, etc.)