2023年度 ICPKG研究室 卒業研究紹介

2月15日に卒業研究発表会があり、本研究室の学生 B4 7名がそれぞれの卒業研究について発表を行いました。

本ページでは7名それぞれの卒業研究について紹介します。

自律型移動ロボットの消費電力シミュレータに関する研究　中村昌稀

現代社会の発展はロボット開発の進歩と共にあります。ロボット開発は様々な規模で行われています。多くの分野の開発者が携わる開発から、設計から実装まで個人で行うようなものもあります。多岐にわたるロボット開発ですが、須く低消費電力化は重要な課題の一つとなっています。しかし、開発中にロボット完成後の消費電力を予測することが困難であるため、一度ロボットを組み立て、実装してから消費電力測定を行う必要性があります。それでは低消費電力化を図るためにはもう一度やり直す必要があります。そこで、開発中に開発者が消費電力を予測できれば低消費電力設計が期待できます。研究目的は開発の初期段階における消費電力予測手法を提案することです。

既存のシミュレータに、部品レベルモデリングシミュレータという、ロボットの部品ごとにモデリングし、消費電力シミュレーションを行うものです。このシミュレータにより、適切な部品を選択できるようになります。部品レベルモデリングシミュレータを組み合わせることによってロボット全体の消費電力をシミュレーションできる、アクションレベルモデリングシミュレータを実現できれば、低消費電力化に貢献できると考えます。その第一歩として部品レベルモデリングシミュレータの精度を評価し、アクションレベルモデリングシミュレータへと組み合わせることが可能かを評価します。

シミュレータの対象デバイスとして、自律型移動ロボット マイクロマウス Pi:Co Classic3を採用しました。使用するシミュレータは部品レベルモデリングシミュレータが既に実装してある、離散型イベントシミュレータのVisualSimを用いました。

本研究の結論として、部品レベルモデリングシミュレータの誤差を評価し、LED4個の単純なシステムで実測値と比較した結果、最大誤差率12.90%が得られた。今回の研究をもとに考えられる課題として、モータやセンサはモデリングコストが増加する可能性があること、想定外の誤差が生じること、シミュレーション速度が未評価であることが挙げられます。最後に、LED以外の部品シミュレータを実装し、アクションレベルシミュレータを実測することが今後の展望となります。

自律走行ロボット制御処理のFPGAを用いた超低遅延化　汐田優斗

　自動運転車やドローン、医療・介護ロボットといった様々な自律走行ロボットは、多くの分野で社会に貢献しています。そして、こうした自律走行ロボットは、多数のセンサから大量の情報を収集して周辺環境を把握することが重要になります。しかし、そのような周辺環境を把握するための処理は計算量が大きくなってしまうため、FPGA(Field Programmable Gate Array)を用いて低遅延化を目指すといった研究が報告されています。 FPGAとは、プログラマブルなハードウェアデバイスであり、これによりリアルタイム処理、並列化による高速なデータ処理やエネルギー効率などの点で特に優れた性能を発揮することが期待されます。そのため本研究では、自律走行ロボットの一例であるマイクロマウスの制御処理にFPGAを用いて走行時間の短縮を図ることを目的としました。FPGAを活用することで、自律走行ロボットの性能向上（モータ制御の処理速度やセンサの同期精度）を目指しました。

　マイクロマウスは、光センサから取得した情報を基に、モータ制御出力を行っており、通常はマイコンでこれらの制御を行います。本研究ではこの部分の処理にFPGAを用いることで、電気信号レベルでの高速な入出力が可能となり、処理時間の短縮が期待できると考えました。そのため、マイコンを用いた場合とFPGAを用いた場合とで制御処理時間にどのような違いが見られるのか比較するため計測を行いました。

まとめ

本研究では、マイクロマウスにおけるモータ出力制御やセンサ入力処理をマイコンの代わりに、FPGAで行い、制御処理の低遅延化の検討を行いました。現状のマイコンでの動作を分析したところ、(1)光センサ入力処理にかかる時間は780μsであり、これが処理時間の大部分を占めていることが分かりました。従って、センサ処理を並列で行うことが低遅延化の鍵であると考えられます。今後の課題は、FPGAを用いたマイクロマウスが実際に迷路を走破できるようにし、現状のマイコンを使った場合より走行タイムを短縮することです。

3 次元積層デバイスのチップ間信号伝送向け高速アナログ回路の低消費電力設計　渕野翔

電子機器の高性能化はトランジスタの微細化と3次元実装技術による集積度向上によって実現されています。しかし、デバイス性能の向上に伴い、チップ間の通信性能がボトルネックとなる可能性が指摘されています。この課題に対処するため、通信システムの性能向上に焦点を当て、3次元積層デバイスのチップ間通信システムの低消費電力化に取り組んでいます。

３次元積層デバイスのチップ間通信は、下図に示すような構造となっており、チップ間通信モデル化し、信号品質の評価と消費電力の見積もりを行いました。信号品質はアイダイアグラムのシミュレーション結果から評価し、伝送レート10 Gbps時でも波形の乱れが少なく十分な帯域を確保できていることが確認されました。消費電力の見積もりでは、信号振幅、伝送レート、信号の立ち上がり時間といったトレードオフの要因がある中で、伝送レートと信号の立ち上がり時間について比較を行いました。その結果、消費電力は伝送レートに比例して増加する一方で、立ち上がり時間に対する消費電力の増加は最大約1.2倍であることが分かりました。この結果から、伝送レートがより大きく消費電力に寄与することが分かりました。

今後は、本研究の結果を基に回路レベルでの評価を行い、研究の有効性を検証していく予定です。

3次元積層における寄生容量とクロストークノイ ズを対策したTSV の最適な設計 　田上愼斗

　半導体デバイスの小型化が進む中，チップを垂直に接続できる3次元積層技術のシリコン貫通電極(Through Silicon Via, TSV)技術が注目され，開発が進んでいます．図のようにTSV技術はチップを貫通する構造をしており，立体的にチップを積層することができます．

　TSV技術は高密度化，小型化，高周波化と多くの利点がありますが，小型化による，近接した隣の配線との電磁干渉が課題となっています．私は小型化によってTSVの隣同士の配線が接近することによる電磁干渉に目を向けた研究を行いました．電磁干渉によってクロストークノイズの発生という課題があります．クロストークノイズは隣の配線に信号が流れ出る現象のことでノイズ発生の原因になります．また，クロストークノイズは線路間にある寄生容量が大きく関わっています．TSVの構造とクロストークノイズの関係に着目した研究は多くないことから，直径，高さピッチのパラメータを割り振った構造について静電磁界ソフトAnsys Q3Dで寄生容量を導出し，回路シミュレータLTspiceを用いてクロストークノイズの評価を行いました．

　クロストークノイズの評価について，構造それぞれを相対的に比較するために２本の通信線路の被害者配線(Victim)について受信側の電圧でクロストークノイズを比較し，評価しました．また，小型化についてはTSVが占める面積を小型化として評価しました．このクロストークノイズと面積をそれぞれ散布図としてプロットすることで最適な設計とそれぞれのパラメータについての考察をしました．その結果，面積とクロストークノイズが両者とも比較的小さい構造を最適な設計としました．また，パラメータの高さは大きいとクロストークノイズが大きくなる傾向があり，直径よりもピッチの方がクロストークノイズ面積とクロストークノイズに大きく関わることがわかりました．しかし，本研究は仮想的なモデルのシミュレーションであるため，今後は実際の実装をし，それを評価することで，本研究の有効性を検証していく必要があります．

3次元IC積層TSVの電気的パラメータの評価　杉尾茜

　現在、AIやビッグデータなど、情報処理に関して多くのシステムが開発され、社会システムが大きく発展している。情報処理に関する新しい技術の実現、普及には高度の電子機器が必要とされている。最新の技術に必要なICT機器には高性能が要求されるので、電子部品である半導体には小型、微細化、高速処理が求められている。半導体を微細化する技術が日々開発されているが、コストの上昇や微細化の限界が見え始め、微細化の代わりに、パッケージ上で半導体間を接続する配線を形成して集積化するSiPの重要性が高まっている。その中でも3次元積層技術は日々研究が行われている。TSVとビアで半導体を積層する方法は高密度化とパッケージの小面積化、高周波動作、消費電力の低減の利点があり、期待されている。

　しかし、半導体の微細化に伴いTSVも微細化される必要がある。また、TSVはチップの内部と外部を接続する配線の役割を果たすため、TSVで発生する寄生容量や抵抗値により消費電力を増加させる。TSVが機能するにはTSVの1本あたりにおける寄生容量、抵抗をより少なくする必要がある。しかし、TSVが5㎛以下の電気特性について指標は少ない。

そのため、本研究では直径5㎛以下の円柱のTSVの電気特性をシミュレーション上で解析し評価を行った。

3次元実装に用いられるTSV・バンプの電気特性評価のためのTEGデバイスの設計と評価技術の研究開発　園田康太郎

TSV・バンプの評価方法の提案 

TSV・バンプの評価のためのTEGデバイス設計