6.10 Printed Electronic
Это вид PCB, когда проводящий рисунок наносится с одной стороны. Например, пленочные клавиатуры другие простые изделия, не содержащие линий с импедансом, для топологического рисунка которых достаточно одного-двух слоев. Большее число слоев возможно но не оправдано.
Даже если число слоев больше 2 основная топология делается на одном слое, а в местах, где требуется пересечения проводящего рисунка -- наносится изолирующий слой. Таким образом, изолирующий слой не являются сплошным, а состоит из множества фрагментов.
Такая технология позволяет делать дешевую продукцию, однако, так как не имеет сплошного слоя земли может применена в проектах, где нет большого потребления и высокочастотных сигналов.
Layer Stack
Создадим новый PCB, откроем редактор Layer Stack и выберем тип Printed electronic (см. здесь). Выбор данного типа не обратим, но нам нужен именно он. Наш стек автоматически изменится на типовой. Обратите внимание на отличия:
Появился столбец # , в котором указаны порядковые номера, который будут отражены в разделе Signal and Plane Layers на панели View Configuration
В столбце Type появился новый тип материала Conductive
В проекте будем использовать два проводящих слоя, разделенных в зоне перекрытий непроводящим слоем. Вся конструкция будет размещена на жестком основании. для этого:
Удалим слои Bottom Solder и Bottom Overlay -- мы их не будем использовать
Добавим два непроводящих слоя и выберем для них из доступных материал. Выбор материалов невелик (в составе поставки Altium Designer) но для учебного проекта новые материалы создавать не будем и воспользуемся тем, что доступно.
Для четвертого слоя добавим надпись Rigid и толщину 1мм, будем считать это жесткой частью, остальный материалы оставим без изменения.
Обратите внимание: в Layer Stаck отсутствуют вкладки Via и Impedance
View Configuration
Обратите внимание: слои Non-Cnnductive хотя и отображаются в разделе Signal and Plane Layers, однако они недоступны в разделе правил Routing Layer
Топология
Layer 1. Весь слой занят рисунком топологии. Ярко выделена земля. Даже если ее сделать более толстым рисунком -- она все равно не будет эквивалентна сплошной заливке
Layer 2. применим команду: Tools/ Printed Еlectronics/ Generated Dielectric Patterns... и на данном слое появятся участки, где будет нанесен изолирующий слой
Layer 3. Здесь находится рисунок топологии, там где он пересекает рисунок на первом слое
Layer 4. Здесь просто располагаем полигон, а в правилах указываем такие настройки, что бы он обтекал отверстия по их краю
Via. Обратите внимание: хотя в Layer Stack они не определены, на 1-3 слое они видны. При этом на втором (не проводящим слое) участки изолирующего слоя их не накрывают. Отверстия Via -- это на самом деле столбики, которые приподнимают проводящий рисунок на толщину изолирующего слоя
Via и зоны, где будет нанесен изолирующий слой "приподнимают" уровень поверхности платы. Стоит избегать их расположения в зонах, где компоненты плотно прилегают к поверхности
Остальное не представляет интереса, так как делается также, как и для Rigid плат
Pad (non plated)
Чтобы не было видно меди внутри отверстия в режиме 3D, а производитель не нужно было удалять их в герберах:
Размер площадки укажите равным нулю
Отступ маски задайте от отверстия
Job
Не забудьте в настройках установить генерацию Nc Drill для Via отдельно от Pad, так как файлы будут использоваться в разных технологических циклах. Обратите внимание на расширение Nc Drill для Via