Ongoing Projects

[P6] CMOS + X Systems

• 연구개발과제명 : 반도체-전기화학 시스템을 이용한 DNA 기반 데이터 저장 시스템 

• 연구개발내용 : 전기화학 반응 및 온도 제어 가능한 CMOS ASIC 개발

[P5] Cryogenic ICs 

• 연구개발과제명 : 1K 실리콘 System-in-Package (SiP) 양자컴퓨팅 연구실 

• 연구개발내용 : 극저온 회로설계 방법론 및 극저온 회로 IP 개발

Projects Completed

[P4] Analog Front-End

• 연구개발과제명 : 디스플레이 출력 오프셋 저감 기법 및 보정 회로 기술 개발

• 연구개발기간 : 2022.10.01~2023.09.30

• 연구개발내용 : 디스플레이 소스드라이버 회로 출력 오프셋 저감 기법 및 보정 회로 기술 개발

• 실적: 국제학회 1편, 국내특허 등록 1건/출원 1건

[P3] Data Converters 

• 연구개발과제명 : 지능형 센서 시스템의 하드웨어 보안 강화를 위한 아날로그-디지털 데이터 변환 인터페이스에 관한 연구

• 연구개발기간 : 2022.09.01~2025.02.28

• 연구개발내용 : 하드웨어 보안 강화를 위한 ADC 회로 개발

• 실적: SCIE 논문 2편, 국제학회 2편, 국내학회 1편, 국내특허 등록 1건/출원 1건

[P2] Power Management ICs 

• 연구개발과제명 : DDR5 CKD용 Low-Dropout Regulator 개발

• 연구개발기간 : 2022.04.01~2023.02.28

• 연구개발내용 : 광대역 공급전압 잡음 제거 가능한 LDO 회로 개발 (상용 파운드리 28-nm CMOS 공정)

• 실적: 국제학회 1편, 국내학회 1편, 국내특허 출원 2건, 미국특허 출원 2건, 회로IP 개발 1건

[P1] High-Speed Interfaces 

• 연구개발과제명 : 고속 SCM 메모리용 모듈 인터페이스를 위한 저전력 회로 기술개발 

• 연구개발기간 : 2022.04.01~2025.12.31

• 연구개발내용 : Far-End Crosstalk Cancellation 가능한 10 Gbps/ch 고속 송신기 회로 개발 (상용 파운드리 28-nm CMOS 공정)

• 실적: SCIE 논문 2편, 국제학회 4편, 국내학회 3편, 국내특허 등록 2건/출원 5건, 미국특허 출원 3건, 수상 2건, 회로IP 개발 2건

• 대표실적:

  • [ESSERC'25] A 0.65-pJ/b, 11-Gb/s/pin Transmitter Employing Edge-Controlled Crosstalk Cancellation for Near-Complete Suppression of Crosstalk-Induced Jitter

  • [TVLSI'25] A 10-Gb/s/lane, Energy-Efficient Transceiver With Reference-Less Hybrid CDR for Mobile Display Link Interfaces

  • [국내등록특허] 채널간 간섭을 감쇄하는 고속 송신기 회로 시스템

  • [미국출원특허] HIGH-SPEED TRANSMITTER CIRCUIT SYSTEM FOR ATTENUATING INTER-CHANNEL INTERFERENCE