招生專區

新生Q&A

■ 電子設計自動化 (Electrical Design Automation) 的領域是做什麼的?
電子設計自動化是指利用計算機輔助設計（CAD）軟體，來解決超大型積體電路（VLSI）晶片在設計過程中所遇到的大規模、高複雜度、及高難度的問題。簡單來說，從設計初期使用 Verilog Simulation來做功能驗證 (Function Verification) ，到邏輯合成與優化(Logic Synthesis and Optimization)，以及設計後端的實體布局與繞線等( Place and Routing) 都是我們從事的領域。 簡單一句話，「你在做IC Design用到的所有相關的工具都是EDA所支援的」。

■ 要加入電子設計自動化 (Electrical Design Automation) 領域，需要那些背景知識或能力呢?
EDA領域主要是利用軟體來解決硬體設計中所遇到的問題，因此會用到軟體及硬體兩邊的知識。在硬體方面，我們會需要了解晶片的設計方法及流程，因此需要電子學、數位系統導論、數位系統設計(DSD)、VLSI設計、計算機組織等相關課程知識。而在軟體方面，我們需要將在晶片設計中遇到的問題轉化為可用電腦解決的問題(computational problem)，設計演算法，並使用適當的程式語言語資料結構進行實作，因此需要程式設計(計概)、資料結構、演算法等基礎。如果都沒修過這些課，也不用太擔心，歡迎修習陳老師所開設的CAD for VLSI課程，以上這些通通一次教給你XD。

■ 我是電機系畢業的，不會寫程式可以加入實驗室嗎?
當然歡迎，EDA這個領域的重點在於面對高複雜度的問題時，能夠一步一步的分析及拆解問題，並能針對問題，透過硬體架構的改善，或是晶片運行時的策略調整，來找到適當的解決方法。程式的部分只是用來實現並驗證你的想法，同時實驗室有完整的暑期訓練，可以協助你快速的上手程式設計，只要你肯學習，我們都很歡迎!

■ 我是資工系畢業的， 看不懂電路可以加入實驗室嗎?
當然歡迎，這裡是中央大學「電子」組，未來你所修習的核心課程，會有大量電子設計相關知識與練習，修完課之後保證你會有基本的觀念，所以別擔心!

■ 實驗室有什麼規則嗎?
我們的實驗室是採取「責任制」，基本上是不用打卡上班的，只要在上班時間能找的到人(FB message or Email)就可以了。我們每週會有兩次的meeting，並會有明確的Action Item及進度要求，碩一新生也會有學長姊協助你熟悉基本知識，但請大家能夠自動自發，維持良好的研究風氣喔~

■ 實驗室的學習規劃及平均畢業時間?
基本上，本實驗室會以「兩年畢業」為目標，來規劃各位的學習及研究進度。具體而言，剛進入實驗室的新生，會有暑期新生訓練課程，以便大家能快速上手EDA領域的相關知識。碩一主要以修課及增廣見聞為主，上學期會安排閱讀實驗室相關研究領域的論文，並在下學期時決定研究方向。碩二則會以完成畢業論文為主，在決定研究主題後，會經歷包含深入且專精的論文閱讀及報告、研究方法設計、實驗實作、方法修正、論文撰寫等研究過程，在成功進行投稿之後，就可以順利畢業。然而，每個人的學習狀況與研究速度都不盡相同，所以需要多久畢業，還是要以個人的研究進度為主。(P.S. 依據電子組的規定，每位學生的研究成果，都需要被研討會所接受，或是投稿至期刊，才能提出畢業口試申請喔。)

■ 畢業之後， 我會學到什麼?
在學術部分，會因個人研究主題不同有些許差異，不過只要你肯認真學習，並多與老師及學長相處，最終目標是希望大家可以學到「如何處理問題的方法」，這樣不管在從事任何領域或是遇到任何問題，都可以迎刃而解的!

■ 畢業之後工作好找嗎?
過去本實驗室畢業學長姊大都在科技公司上班，如 瑞昱、智原、創意、矽統、威盛、奇美等…….你說畢業要進Cadence / Synopsys / 聯發科 / 台積電等， 不能給你保證， 不過要有出路，應該沒問題吧!

有任何的問題請與實驗室聯絡

歡迎大家的加入 :D