實驗室簡介

電子設計自動化(Electronic design automation，EDA)實驗室簡介

隨著半導體製造製程的進步與電晶體體積的縮小，超大型積體電路(VLSI)晶片能達到體積小、功能複雜、效能優越等特性。超大型積體電路晶片的應用十分廣泛，不論是消費型電子、車用電子、醫療電子、綠能電子、人工智慧、高效運算、物聯網及其相關系統，都已面臨到設計及整合複雜度急增的問題。為了實現多樣化的功能，單一晶片可能包含千萬甚至上億個個電晶體，大幅度的提高這了晶片設計的複雜度及困難度。

電子設計自動化(EDA)，是指利用計算機輔助設計（CAD）軟體，來解決超大型積體電路（VLSI）晶片在設計過程中所遇到的大規模、高複雜度、及高難度的問題，包含但不限於功能設計(function design)、合成(synthesis)、驗證(verification)、物理設計(physical design)，包含布局(Placement)、布線(Route)、平面布置(Floorplan)、設計規則檢查(Design Rule Check, DRC)等設計流程(如下圖一所示)。

為了達到更高的晶片效能(Performance)、並同時縮小晶片面積(Area)、降低晶片功耗(Power)，我們必須在設計過程中進行優化，以找出最適合的硬體架構及軟體執行方式。然而，現今的晶片設計複雜度已經遠高於人類能肉眼處理的範圍，因此我們需要有能力將晶片設計流程中所產生的問題轉化為程式所能解決的問題(computational problem)，並開發適當的演算法(algorithm)來有效率(efficient)及有效果(effective)的解決這些高難度的挑戰。

本實驗室研究的主要方向，即是解決現今超大型積體電路設計相關的學界或業界中真實存在之高難度問題，開發適當的演算法，並將演算法實現為計算機輔助設計軟體，以程式來解決問題。

具體而言，本實驗室正在進行下列主題之研究：

1. 可靠晶片設計及優化

2. 記憶體內運算(In-Memory Computing) 架構設計及優化

3. 人工智慧於電子設計自動化中實體設計之相關應用 (AI for Physical Design)

4. 硬體安全

5. 適用於邊緣運算(Edge Computing) 的AI加速器設計與優化