業績リスト
2023
受賞
妹尾豪士, 32nd International Workshop on Post-Binary ULSI Systems Best Student Poster Award
学術誌（査読付き）
Zhiqiang Que, Hiroki Nakahara, Hongxiang Fan, He Li, Jiuxi Meng, Kuen Hung Tsoi, Xinyu Niu, Eriko Nurvitadhi, Wayne Luk, "Remarn: A Reconfigurable Multi-threaded Multi-core Accelerator for Recurrent Neural Networks," ACM Trans. Reconfigurable Technol. Syst., No.16, Vol.1, pp. 4:1-4:26 (2023).
国際会議（査読付き）
Takeshi Senoo, Ryota Kayanoma, Akira Jinguji and Hiroki Nakahara, “A Light-weight Vision Transformer toward Near-Memory Computation on an FPGA”, ARC 2023, (accepted).
Kennichi Nakamura, Hiroki Nakahara, "A Consideration on Ternary Adversarial Generative Networks," ISMVL, 2023, pp. 1-6.
国内研究会（査読なし）
中村建一, 中原啓貴, "３値化敵対的生成ネットワークに対する一考察," 多値論理とその応用研究会, 松江, No.3, 2023年1 月.
2022
受賞
妹尾豪士, 多値論理研究会 MVL論文賞
学術誌（査読付き）
Zhiqiang Que, Hiroki Nakahara, Eriko Nurvitadhi, Andrew Boutros, Hongxiang Fan, Chenglong Zeng, Jiuxi Meng, Kuen Hung Tsoi, Xinyu Niu, Wayne Luk, " Recurrent Neural Networks With Column-Wise Matrix-Vector Multiplication on FPGAs," IEEE Trans. Very Large Scale Integr. Syst. (TVLSI) 30(2): 227-237 (2022).
Takeshi Senoo, Akira Jinguji, Ryousuke Kuramochi and Hiroki Nakahara, "A Multilayer Perceptron Training Accelerator using Systolic Array," IEICE Trans. on Inf. and Syst., (accepted).
国際会議（査読付き）
Ryota Kayanoma and Hiroki Nakahara, "Fast Interface with Ensemble Ternary Neural Network," 52nd IEEE International Symposium on Multiple-Valued Logic (ISMVL), 2022, pp.158-163.
Kennichi Nakamura and Hiroki Nakahara, "Optimizations of Ternary Generative Adversarial Networks," ISMVL2022, pp.182-187.
国内研究会（査読なし）
栢之間諒汰, 中原啓貴, "重み3値化Vision Transformerについて," 第45回多値論理フォーラム (会津), No.3, 2022年9月.
妹尾豪士、中原啓貴, "シストリックアレイ型学習アクセラレータによる多層パーセプトロンの学習について," 多値論理とその応用研究会, オンライン開催, No.9, 2022年1 月.
中村建一、中原啓貴, "敵対的生成３値化ネットワークの最適化に関する研究,"多値論理とその応用研究会, オンライン開催, No.10, 2022年1月.
2021
受賞
神宮司明良, 電子情報通信学会リコンフィギャラブルシステム研究会, 若手優秀発表賞
妹尾豪士, デザインガイア2021優秀ポスタ発表賞
栢之間諒汰, 多値論理フォーラムMVL論文賞
学術誌（査読付き）
Naoto Soga, Shimpei Sato, Hiroki Nakahara, "Energy-Efficient ECG Signals Outlier Detection Hardware Using a Sparse Robust Deep Autoencoder," IEICE Trans. Inf. Syst. 104-D(8), pp. 1121-1129, 2021.
Akira Jinguji, Shimpei Sato, Hiroki Nakahara, "Weight Sparseness for a Feature-Map-Split-CNN Toward Low-Cost Embedded FPGAs," IEICE Trans. Inf. Syst. 104-D(12), pp. 2040-2047, 2021.
Ryosuke Kuramochi, Hiroki Nakahara, "A Low-Latency Inference of Randomly Wired Convolutional Neural Networks on an FPGA," IEICE Trans. Inf. Syst. 104-D(12), pp. 2068-2077, 2021.
Masayuki Shimoda, Youki Sada, Hiroki Nakahara: FPGA-Based Inter-layer Pipelined Accelerators for Filter-Wise Weight-Balanced Sparse Fully Convolutional Networks with Overlapped Tiling. J. Signal Process. Syst. 93(5), pp. 499-512 (2021).
国際会議（査読付き）
Takeshi Senoo, Akira Jinguji, Ryosuke Kuramochi, Hiroki Nakahara: A Multilayer Perceptron Training Accelerator using Systolic Array. APCCAS 2021, pp. 77-80.
Kota Ando, Jaehoon Yu, Kazutoshi Hirose, Hiroki Nakahara, Kazushi Kawamura, Thiem Van Chu, Masato Motomura: Edge Inference Engine for Deep & Random Sparse Neural Networks with 4-bit Cartesian-Product MAC Array and Pipelined Activation Aligner. HCS 2021, pp. 1-21.
Naoto Soga, Ryosuke Kuramochi, Hiroki Nakahara: A High-Throughput Detection Circuit based on 2q+1-Valued Deep Neural Networks. ISMVL 2021, pp. 142-147.
国内研究会（査読なし）
神宮司明良・中原啓貴（東工大）gMLPを用いた画像認識向けDNNアクセラレータのFPGA実装
妹尾豪士・神宮司明良・倉持亮佑・中原啓貴（東工大）シストリックアレイによる多層パーセプトロンの学習アクセラレータについて