最近のVivadoだと無償のWebPackでチップスコーププロ（ChipScope Pro）的なロジアナが使えるようだ。知らなかった。
しかも簡単。やり方は、
a. Block Designで見たい信号を右クリックして、[Mark Debug]
b. VHDLで書いている場合は
attribute mark_debug : string;
attribute mark_debug of 信号名 : signal is "true";
と書いておけばOK。信号名に見たいsignalを書いておく。複数見たい場合は一行ずつ信号名を書いて行けばok。
で、
[Run Synthesis] -> View Synthesized Design して、
念のため[Tool] -> [Set Up Debug]を動かす。
クロックドメインがよくわからないと赤字になる。赤字があれば、適当にクロックを割り当てる。
で、Implementationして、Generate Bitstream
次に、[Hardware Manager]を開いて、デバイスを接続。
SmartLynqを使っている場合は、Autoじゃなくて、手動で接続。
で、Program Deviceすれば良い。
あとはChipScope Proと同じでTrigger Setupして、波形をモニタする。
特筆すべき点は、
ZynqでLinuxを動かしている最中にbit streamを更新(Program Device)をしても、Linux(PS)部分はそのまま生きながらえるという点。いちいちOSを再起動させること無く、FPGA(PL)部分だけ更新されるのだ。