- Vithanage Ananda, 猪俣 敦夫, 岡本 栄司, 岡本 健, 金岡 晃, 上遠野 昌良, 志賀 隆明, 白勢 政明, 曽我 竜司, 高木 剛, 土井 洋, 藤田 香, Jean-Luc Beuchat, 満保 雅浩, and 山本 博康. ペアリング演算ASICの開発. In Proceedings of CSEC 2008, pages 31-35. 2008.
- Jean-Luc Beuchat and Jean-Michel Muller. RN-codes : algorithmes d'addition, de multiplication et d'élévation au carré. In SympA'2005 : 10ème édition du SYMPosium en Architectures nouvelles de machines, pages 73-84, 2005.
- Jean-Luc Beuchat and Jean-Michel Muller. Multiplication-addition modulaire : algorithmes itératifs et implantations sur FPGA. In M. Auguin, F. Baude, D. Lavenier, and M. Riveill, editors, Actes de RenPar'15, CFSE'3 et SympAAA'2003, pages 235-242, 2003.
- Jean-Luc Beuchat and Arnaud Tisserand. Opérateur en-ligne sur FPGA pour l'implantation de quelques fonctions élémentaires. In Actes de la conférence Sympa'8 - Symposium en Architectures Nouvelles de Machines, pages 267-274, 2002.
- Jean-Luc Beuchat, Jacques-Olivier Haenni, Christof Teuscher, Francisco J. Gómez, Hector Fabio Restrepo, and Eduardo Sanchez. Une comparaison entre quelques implantations logicielles et matérielles de l'algorithme de chiffrement IDEA. In Actes de la conférence Sympa'6 - Symposium en Architectures Nouvelles de Machines, pages 25-34, 2000.
- Jean-Luc Beuchat. Conception d'un neuroprocesseur reconfigurable proposant des algorithmes d'apprentissage et d'élagage : une première étude. In F. Alexandre and Jean-Daniel Kant, editors, Actes des journées NSI'98, 1998.