SystemVerilog 関連書籍
SystemVerilog に関する書籍には、つぎのようなものがあります。
Googleブックスという項目があるものは、Googleブックスに登録されています。
・ SystemVerilog設計スタートアップ(CQ出版社) : Googleブックス
見本は、こちら。ちょっとだけですけれど。日本語の唯一なSystemVerilog本でしたが、下記の篠塚さんの書籍が出版されたので、そうではなくなりました。
Artgraphics 社の 篠塚 一也 さんのSystemVerilog本
SystemVerilog入門: 設計・仕様・検証のためのハードウェア記述言語
こちらの書籍は、LRM(Language Reference Manual) をベースにそれぞれの項目を分かり易く書いてあります
実践UVM入門:検証のためのSystemVerilogクラスライブラリ
こちらの書籍はUVMを使いこなしたいという方向けです
上記の書籍以外にも Artgraphics 社の技術資料にはいくつか購入可能な資料があります。
ダウンロード可能な資料もあります。
英語の本
Design関連
・ SystemVerilog for design (翻訳本アリ)、書評 : Googleブックス
アサーション(SVA : SystemVerilog Assertion)関連
・ SystemVerilog Assertions Handbook (翻訳本アリ) : Googleブックス
・ A practical guide for system Verilog assertions : Googleブックス
Verification関連
・ Writing testbenches using System Verilog : Googleブックス
・ System Verilog for Verification 書評 : Googleブックス
・ Verification methodology manual for SystemVerilog (翻訳本アリ)、書評 : Googleブックス
・ Step-by-Step Functional Verification with SystemVerilog and OVM : Googleブックス
・ Open Verification Methodology Cookbook : Googleブックス
・ A Practical Guide to Adopting the Universal Verification Methodology (UVM)