(Accepted)

1. S. Lee, J. Lee, H. Lee, and S. Kang, "VASE: Vector Memory using Bit-Level Address Segmentation for High-Speed Memory Testing," IEEE Trans. Circuits Syst. I, to be published. [Early Access]

(2025)

2. H. Yun, H. Lim, H. Lee, and S. Kang, "Multistage Enhanced Diagnosis with Fault Candidate Reduction," IEEE Trans. Comput.-Aided Design Integr. Circuits Syst., vol. 44, no. 9, pp. 3648-3652, Sep. 2025. [IEEE Xplore]

3. S. H. Shin, M. Cheong, H, Lee, B. Kim, and S. Kang, "A Novel CNN-based Redundancy Analysis Using Parallel Solution Decision," IEEE Trans. Comput.-Aided Design Integr. Circuits Syst.,  vol. 44, no. 7, pp. 2789-2802, Jul. 2025. [IEEE Xplore]

4. H. Lee, J. Lee, and S. Kang, "An Efficient Test Architecture Using Hybrid Built-In Self-Test for Processing-In-Memory," IEEE Trans. Very Large Scale Integr. (VLSI) Syst., vol. 33, no. 5, pp. 1452-1456, May 2025. [IEEE Xplore] - 대표논문

5. J. Yoon, H. Lee, Y. Moon, S. H. Shin, and S. Kang, "A Built-In Self-Repair With Maximum Fault Collection and Fast Analysis Method for HBM," IEEE Trans. Comput.-Aided Design Integr. Circuits Syst., vol. 44, no. 5, pp. 2014-2025, May 2025. [IEEE Xplore]

6. H. Lee, J. Lee, and S. Kang, "A Robust Test Architecture for Low-Power AI Accelerators," IEEE Trans. Comput.-Aided Design Integr. Circuits Syst., vol. 44, no. 4, pp. 1581-1594, Apr. 2025. [IEEE Xplore] - 대표논문

7. J. Lee, H. Lee, S. Lee, and S. Kang, "A Cost-Effective Per-Pin ALPG for High-Speed Memory Testing," IEEE Trans. Very Large Scale Integr. (VLSI) Syst., vol. 33, no. 3, pp. 867-871, Mar. 2025. [IEEE Xplore]

8. S.-H Shin, H. Lee, and S. Kang, "Effective Parallel Redundancy Analysis Using GPU for Memory Repair," IEEE Trans. Very Large Scale Integr. (VLSI) Syst., vol. 33, no. 2, pp. 462-474, Feb. 2025. [IEEE Xplore]

9. S. Lee, H. Lee, J. Lee, and S. Kang, "A New Pipelined Output Data Reducer of BOST for Improved Parallelism," IEEE Trans. Comput.-Aided Design Integr. Circuits Syst., vol. 44, no. 2, pp. 765-776, Feb. 2025. [IEEE Xplore]

(2024)

10. Y. Yoo, H. Lee, S. H. Shin, and S. Kang, "RAPID: Redundancy Analysis with Parallelized and Intelligent Distribution,"  IEEE Access, vol. 13, pp. 2089-2100, Dec. 2024. [IEEE Xplore]

11. H. Yun, H. Lim, H. Lee, D. Yoon, and S. Kang, "An Efficient Scan Diagnosis for Intermittent Faults using CNN with Multi-Channel Data," IEEE Access, vol. 12, pp. 146463-146475, Oct. 2024. [IEEE Xplore]

12. H. Lee, J. Park, and S. Kang, "An Area-Efficient Systolic Array Redundancy Architecture for Reliable AI Accelerator," IEEE Trans. Very Large Scale Integr. (VLSI) Syst., vol. 32, no. 10, pp. 1950-1954, Oct. 2024. [IEEE Xplore] - 대표논문

13. S.-H. Shin, H. Lee, and S. Kang, "GRAP: Efficient GPU-based Redundancy Analysis Using Parallel Evaluation for Cross Faults," IEEE Trans. Comput.-Aided Design Integr. Circuits Syst., vol. 43, no. 8, pp. 2518-2531, Aug. 2024. [IEEE Xplore]

14. J. Lee, H. Lee, S. Lee, and S. Kang, "A New ISA for High-Speed and Area-Efficient ALPG," IEEE Trans. Circuits Syst. II, vol. 71, no. 7, pp. 3358-3362, Jul. 2024. [IEEE Xplore]

15. H. Lee, S. Lee, and S. Kang, "RA-Aware Fail Data Collection Architecture for Cost Reduction," IEEE Trans. Very Large Scale Integr. (VLSI) Syst., vol. 32, no. 6, pp. 1136-1149, Jun. 2024. [IEEE Xplore]

16. H. Lee, S. Lee, and S. Kang,  "A New Fail Address Memory Architecture for Cost-Effective ATE," IEEE Trans. Comput.-Aided Design Integr. Circuits Syst., vol. 43, no. 4, pp. 1260-1273, Apr. 2024. [IEEE Xplore]

(2023)

17. H. Lee, J. Kim, J. Park, S. Kang, "STRAIT: Self-Test and Self-Recovery for AI Accelerator," IEEE Trans. Comput.-Aided Design Integr. Circuits Syst., vol. 42, no. 9, pp. 3092-3104, Sep. 2023. [IEEE Xplore] - 대표논문

18. H. Lee, S. H. Shin, Y. Yoo, S. Kang, "TRUST: Through-Silicon Via Repair Using Switch Matrix Topology," IEEE Trans. Comput.-Aided Design Integr. Circuits Syst., vol. 42, no. 7, pp. 2377-2390, Jul. 2023. [IEEE Xplore] - 대표논문

(2022)

19. H. Kim, H. Lee, D. Han, S. Kang, "MultiBank Optimized Redundancy Analysis Using Efficient Fault Collection," IEEE Trans. Comput.-Aided Design Integr. Circuits Syst., vol. 41, no. 8, pp. 2739-2752, Aug. 2022. [IEEE Xplore]

20. H. Lee, Y. Yoo, S.-H Shin, S. Kang, "ECMO: ECC Architecture Reusing Content Addressable Memories for Obtaining High Reliability in DRAM," IEEE Trans. Very Large Scale Integr. (VLSI) Syst., vol. 30, no. 6, pp. 781-793, Jun. 2022. [IEEE Xplore]

(2021)

21. D. Han, H. Lee, S. Lee, S. Kang, "ECC-Aware Fast and Reliable Pattern Matching Redundancy Analysis for Highly Reliable Memory," IEEE Access, vol. 9, pp. 133274-133288, Oct. 2021. [IEEE Xplore]

22. D. Han, H. Lee, and S. Kang, "Effective Spare Line Allocation Built-in Redundancy Analysis with Base Common Spare for Yield Improvement of 3D Memory," IEEE Access, vol. 9, pp. 76716-76729, May 2021. [IEEE Xplore]

23. H. Lee, H. Oh, S. Kang, "On-Chip Error Detection Reusing Built-in Self-Repair for Silicon Debug," IEEE Access, vol. 9, pp. 56443-56456, Apr. 2021. [IEEE Xplore]

(2020)

24. J. Kim, H. Lee, S. Jang, S. Kang, "Fine-Grained Defect Diagnosis for CMOL FPGA Circuits," IEEE Access, vol. 8, pp. 163140-163151, Sep. 2020. [IEEE Xplore]

25.  T. Kim, H. Lee, S. Kang, "GPU-Based Redundancy Analysis Using Concurrent Evaluation," IEEE Trans. Very Large Scale Integr. (VLSI) Syst., vol. 28, no. 3, pp. 805-817, Mar. 2020. [IEEE Xplore]

(2019)

26. H. Lee, D. Han, S. Lee, S. Kang, "Dynamic Built-In Redundancy Analysis for Memory Repair," IEEE Trans. Very Large Scale Integr. (VLSI) Syst., vol. 27, no. 10, pp. 2365-2374, Oct. 2019. [IEEE Xplore]

(2018)

27. H. Lee, K. Cho, D. Kim, S. Kang, "Fault Group Pattern Matching with Efficient Early Termination for High-Speed Redundancy Analysis," IEEE Trans. Comput.-Aided Design Integr. Circuits Syst., vol. 37, no. 7, pp. 1473-1482, Jul. 2018. [IEEE Xplore]

28. H. Lee, J. Kim, K. Cho, S. Kang, "Fast Built-in Redundancy Analysis Based on Sequential Spare Line Allocation," IEEE Trans. Rel., vol. 67, no. 1, pp. 264-273, Mar. 2018. [IEEE Xplore]

29. D. Kim, H. Lee, S. Kang, "An Area-efficient BIRA with 1D Spare Segments," IEEE Trans. Very Large Scale Integr. (VLSI) Syst., vol. 26, no. 1, pp. 206-210, Jan. 2018. [IEEE Xplore]

1. Y. Hwang and H. Lee, "A Design for Tolerating Multiple Faults in Processing-in-Memory," in Proc. IEEE Int. SoC Design Conf., Busan, Korea, Oct. 2025, to be published.

2. Y. Kim and H. Lee, "An Online Testing Scheme for PIM Using Pipeline Register Pair Comparison," in Proc. IEEE Int. SoC Design Conf., Busan, Korea, Oct. 2025, to be published.

3. J. Gwak and H. Lee, "Mini CAM-Based Redundancy Architecture for Reducing Area Overhead," in Proc. IEEE Int. SoC Design Conf., Busan, Korea, Oct. 2025, to be published.

4. S. Park and H. Lee, "Priority-Based Fault Reordering for Reducing Memory Repair Time," in Proc. IEEE Int. SoC Design Conf., Busan, Korea, Oct. 2025, to be published.

5. S. Lee, H. Lee, J. Lee, and S. Kang, "APAPG: Address Pre-Processed ALPG for High-Speed Linear Test," in Proc. IEEE Int. SoC Design Conf., Hokkaido, Japan, Aug. 2024, pp. 396-397. [IEEE Xplore]

6. J. Lee, S. Lee, H. Lee, and S. Kang, "Scan Architecture with Data Observation for Multiple Scan Cell Fault Diagnosis," in Proc. IEEE Int. SoC Design Conf., Hokkaido, Japan, Aug. 2024, pp. 392-393. [IEEE Xplore]

7. Y. Yoo, H. Lee, S.-H. Shin, and S. Kang, "GPU-Based Redundancy Analysis using Partitioning Method for Memory Repair," in Proc. IEEE Int. SoC Design Conf., Jeju Island, Korea, Oct. 2023, pp. 311-312. [IEEE Xplore]

8. H. Lee, Y. Yoo, S.-H. Shin, and S. Kang, "Redundancy Analysis Simplification Scheme for High-Speed Memory Repair," in Proc. IEEE Int. SoC Design Conf., Jeju Island, Korea, Oct. 2023, pp. 339-340. [IEEE Xplore]

9. J. Kim, H. Lee, J. Park, and S. Kang, "ZOS: Zero Overhead Scan for Systolic Array-based AI accelerator," in Proc. IEEE Int. SoC Design Conf., Gangneung, Korea, Oct. 2022, pp. 360-361. [IEEE Xplore]

10. S.-H. Shin, H. Lee, S. Lee, Y. Yoo, and S. Kang, "An Improved Early Termination Methodology Using Convolutional Neural Network," in Proc. IEEE Int. SoC Design Conf., Gangneung, Korea, Oct. 2022, pp. 21-22. [IEEE Xplore]

11. S. Lee, H. Lee, Y. Yoo, S.-H. Shin, and S. Kang, "PROG: Per-Row Output Generator for BOST," in Proc. IEEE Int. SoC Design Conf., Gangneung, Korea, Oct. 2022, pp. 23-24. [IEEE Xplore]

12. H. Lee, S. Lee, Y. Yoo, S.-H Shin, and S. Kang, "FAME: Fault Address Memory Structure for Repair Time Reduction," in Proc. IEEE Int. SoC Design Conf., Gangneung, Korea, Oct. 2022, pp. 31-32. [IEEE Xplore]

13. S.-H. Shin, H. Lee. Y. Yoo, and S. Kang, "An Effective Spare Allocation Methodology for 3D Memory Repair with BIRA," in Proc. IEEE Int. SoC Design Conf., Jeju Island, Korea, Oct. 2021, pp. 429-430. [IEEE Xplore]

14. Y. Yoo, H. Lee, S.-H Shin, and S. Kang, "Post-bond Repair of Line Faults with Double-bit ECC for 3D Memory," in Proc. IEEE Int. SoC Design Conf., Jeju Island, Korea, Oct. 2021, pp. 427-428. [IEEE Xplore]

15. H. Lee, K. Cho, S. Kang, W. Kang, S. Lee, and W. Jeong, "Fail Memory Configuration Set for RA Estimation," in Proc. IEEE Int. Test Conf., Washington, DC, USA, Nov. 2020, pp. 1-9. [IEEE Xplore]

16. H. Lee, D. Han, H. Kim, S. Kang, "Redundancy Analysis Optimization with Clustered Known Solutions for High Speed Repair," in Proc. IEEE Int. SoC Design Conf., Yeosu, Korea, Oct. 2020, pp. 51-52. [IEEE Xplore]

17. J. Kim, H. Lee, S. Jang, H. Kim, and S. Kang, "Memory-like Defect Diagnosis for CMOL FPGAs," in Proc. IEEE Int. SoC Design Conf., Yeosu, Korea, Oct. 2020, pp. 139-140. [IEEE Xplore]

18. H. Lee, D. Han, H. Kim, and S. Kang, "W-ERA: One-Time Memory Repair with Wafer-Level Early Repair Analysis for Cost Reduction," in Proc. IEEE Int. Test Conf. Asia, Taipei, Taiwan, Sep. 2020, pp. 94-99. [IEEE Xplore]

19. H. Lee, D. Han, S. Lee, and S. Kang, "Redundancy Analysis based on Fault Distribution for memory with complex spares," in Proc. IEEE Int. SoC Design Conf., Jeju Island, Korea, Oct. 2019, pp. 235-236. [IEEE Xplore]

20. D. Han, H. Lee, S. Lee, M. Moon, and S. Kang, "3D Memory Formed of Unrepairable Memory Dice and Spare Layer," in Proc. TENCON, Jeju Island, Korea, Oct. 2018, pp. 1362-1363. [IEEE Xplore]

21. D. Han, H. Lee, D. Kim, and S. Kang, "A New Repair Scheme for TSV-based 3D Memory using Base Die Repair Cells," in Proc. IEEE Int. SoC Design Conf., Seoul, Korea, Nov. 2017, pp. 11-12. [IEEE Xplore]

22. K. Cho, J. Kim, H. Lee, and S. Kang, "Discussion of Cost-effective Redundancy Architectures," in Proc. IEEE Int. SoC Design Conf., Jeju Island, Korea, Oct. 2016, pp. 97-98. [IEEE Xplore]

23. H. Lee, J. Lee, H. Lim, and S. Kang, " A Scan Segment Skip Technique for Low Power Test," in Proc. IEEE Int. SoC Design Conf., Gyeongju, Korea, Nov. 2015, pp. 127-128. [IEEE Xplore]

1. 강영훈, 이하영, "PiM을 위한 효율적인 테스트 및 진단 아키텍처," 한국 테스트 학술대회, 2025.07.14.

2. 신승호, 이수령, 이주용, 이하영, 강성호, "다중 메모리 테스트를 위한 효율적인 고장 비트맵 구조," 한국 테스트 학술대회, 2024.07.02.

3. 윤준식, 이하영, 정화영, 강성호, "결함 없는 영역 분석을 통한 효율적인 BISR," 한국 테스트 학술대회, 2024.07.02.

4. 정화영, 이하영, 윤준식, 이수령, 강성호, "Row hammer 해결을 위한 효율적인 행 활성화 빈도 추적 기반 방법론," 한국 테스트 학술대회, 2024.07.02.

5. 신승호, 이하영, 유연우, 강성호, "GPU 병렬처리 기반의 효율적인 RA 전처리 방법론," 한국 테스트 학술대회, 2023.06.27.

6. 이주용, 이하영, 이수령, 강성호, "고속의 비선형 알고리즘 패턴 생성을 위한 명령어 집합 구조," 한국 테스트 학술대회, 2023.06.27.

7. 이수령, 이주용, 이하영, 강성호, "명령어 집합 기반의 루프 합성을 이용한 고속 ALPG," 한국 테스트 학술대회, 2023.06.27.

8. 이하영, 이수령, 이주용, 강성호, "테스트 비용 감소를 위한 메모리 고장 데이터 처리 구조," 한국 테스트 학술대회, 2023.06.27.

9. 유연우, 이하영, 신승호, 이수령, 강성호, "고장 검출률 향상을 위한 메모리 구조 기반 패턴 생성 기법," 한국 테스트 학술대회, 2022.06.28.

10. 이하영, 이수령, 신승호, 유연우, 강성호, "3차원 집적 회로 수율 향상을 위한 스위치 행렬 기반 TSV 수리 기법," 한국 테스트 학술대회, 2022.06.28.

11. 이하영, 신승호, 유연우, 강성호, "Dictionary-based Dynamic Redundancy Analysis," 반도체공학회 종합학술대회, 2021.12.15.

12. 이하영, 신승호, 유연우, 강성호, "3D-IC 수율 향상을 위한 메모리 수리 최적화 방법론," 한국 테스트 학술대회, 2021.07.06.

13. 우형일,이하영, 강성호, "스캔 체인을 통한 데이터 추출 및 주입을 이용한  post-silicon 디버깅 상황에서의 빠른 버그 재현 기법," 한국 테스트 학술대회, 2020.10.15.

14. 김호경, 이하영, 김지혜, 장석준, 강성호, "Pivot 고장 저장 방식을 이용한 다중 뱅크 메모리 수율 향상 방법론," 한국 테스트 학술대회, 2020.10.15.

15. 이하영, 한동현, 이승택, 강성호, "메모리 수율 향상을 위한 동적 수리 가능성 탐색 방법론," 한국 테스트 학술대회, 2019.06.25.

16. 한동현, 이하영, 이승택, 강성호 , "고장 비율 및 수리 공정의 특성에 따른 알고리즘의 효과성 분석," 한국 테스트 학술대회, 2019.06.25.

17. 이승택, 이하영, 한동현, 강성호, "A Reduction of Redundancy Analysis Time for Memories with Overlap of Repair Block," 한국 테스트 학술대회, 2018.06.26.

18. 이하영, 한동현, 이승택, 강성호, "다양한 예비자원 구조를 활용한 메모리 수리 방법론," 한국 테스트 학술대회, 2018.06.26.

19. 이하영, 한동현, 이승택, 강성호, "메모리 예비자원 사용 효율을 고려한 3차원 메모리 수리 기법," 한국반도체학술대회, 2018.02.05~07.

20. 김동현, 이하영, 강성호, "ECC를 사용하는 메모리의 수율 향상을 위한 퓨즈 구조," 한국 테스트 학술대회, 2017.06.27.

21. 이하영, 김주영, 김동현, 강성호, "고장 그룹화 및 고장 그룹 분류 기반 메모리 수리 방법론," 한국반도체학술대회, 2017.02.13~15.

22. 김주영, 조기원, 이하영, 강성호, "다중 메모리 블록 환경에서의 2D BIRA 하드웨어 구조," 한국 테스트 학술대회, 2016.06.21.

23. 이하영, 조기원, 김주영, 강성호, "고장 분류 기반 early termination 방법," SOC학술대회, 2016.05.27~28.

1. "Stacked Memory Apparatus Using  Error Correction Code and Repair Method Thereof," Registration No. (USA) : 11386973, Registration Date: 2022.07.12.

2. "Method and Apparatus for Built in Redundancy Analysis with Dynamic Fault Reconfiguration," Registration No. (USA) : 11315657, Registration Date: 2022.04.26.

3. "Method for Storing Memory Fault Data, Apparatus and Computer Program for Performing the Method," Registration No. (Japan) : 7608560, Registration Date: 2024.12.20.

4. "Apparatus and Method for Pre-Analyzing Memory Fault Information," Application No. (USA) : 18/795537, Application Data: 2024.08.06.

5. "Non-Linear Memory Failure Analysis Method and Memory Test Apparatus," Application No. (USA) : 18/757178, Application Data: 2024.06.27.

6. "Method for Storing Memory Fault Data, Apparatus and Computer Program for Performing the Method," Application No. (USA) : 18/490,671, Application Data: 2023.10.19.

1. "메모리 고장 분석 방법 및 메모리 테스트 장치," 등록번호: 10-2814011, 등록일: 2025.05.23.

2. "BIRA CAM 구조를 재활용한 DRAM 기반 포스트 실리콘 디버깅 방법 및 장치," 등록번호: 10-2483739, 등록일: 2022.12.28.

3. "수리 가능 반도체 메모리 선별 장치 및 방법," 등록번호: 10-2388906, 등록일: 2022.04.18.

4. "메모리 수리 장치 및 그 방법," 등록번호: 10-2160772, 등록일: 2020.09.22.

5. "동적 고장 재배치에 따른 메모리 수리 솔루션 탐색 장치 및 방법," 등록번호: 10-2135470, 등록일: 2020.07.13.

6. "오류 정정 코드를 이용한 적층형 메모리 장치 및 그 수리 방법," 등록번호: 10-2125350, 등록일: 2020.06.16.

7. "수리 가능한 AI 가속기 및 이의 수리 방법," 등록번호: 10-2842770, 등록일: 2025.07.31.

8. "수리 가능성 기반 메모리 고장 정보 전송 장치 및 방법," 출원번호: 10-2025-0105543, 출원일: 2025.08.01.

9. "내장 자가 테스트 장치를 포함한 반도체 장치 및 이의 동작 방법," 출원번호: 10-2025-0049589, 출원일: 2025.04.16.

10. "메모리 고장 정보 선행 분석장치 및 방법," 출원번호: 10-2023-0123185, 출원일: 2023.09.15.

11. "비선형 메모리 고장 분석 방법 및 메모리 테스트 장치," 출원번호: 10-2023-0083483, 출원일: 2023.06.28.

12. "메모리 고장 데이터 저장 방법, 이를 수행하는 장치 및 컴퓨터 프로그램," 출원번호: 10-2022-0114996, 출원일: 2022.09.13.