20 ОПЕРАЦІЙНІ ПРИСТРОЇ ПРОЦЕСОРА

 20.1 Функції арифметико-логічного пристрою

Арифметико-логічний пристрій (АЛП) призначений для виконання арифметичних, логічних та інших операцій обробки даних над операндами, які представляють собою двійкові числа з фіксованою та рухомою комою, двійково-десяткові числа, команди, адреси, логічні коди, алфавітно-цифрові коди. АЛП є одним з основних вузлів процесора. Інтерфейс АЛП, тобто його зв’язки з іншими вузлами процесора, показано на рис. 20.1.

Рисунок 20.1 – Інтерфейс АЛП

Вхідні дані поступають в АЛП з регістрового файлу процесора або з основної пам’яті (залежно від типу архітектури комп’ютера), до яких записуються і вихідні дані. Код операції поступає з поля коду операції виконуваної команди, яка зберігається в регістрі команди РгК, а сигнали станів АЛП повідомляють пристрій керування про стан ходу виконання операцій та фіксуються в регістрі слова стану програми регістрової пам’яті процесора.

Арифметико-логічний пристрій процесора - це комбінаційна схема (КС) без внутрішньої пам’яті, яка здатна виконувати набір елементарних операцій та деяку множину складних операцій, які ініціюються командами обробки даних з системи команд комп’ютера. В потужних комп’ютерах, а останнім часом і в багатьох однокристальних комп’ютерах, використовуються багатоблокові АЛП з внутрішньою регістровою пам’яттю на основі табличних, однотактових, багатотактових та конвеєрних операційних пристроїв. Тип виконуваної операції вказується кодом на вході керування АЛП. Типово в АЛП виконуються такі операції: зсув - зміщення кодів, які зберігаються в регістрах, вліво або вправо на задане число розрядів; додавання до слова 1 або -1 - операція рахунку; дешифрування - перетворення двійкового коду в однорядний код; шифрування - перетворення однорядного коду в двійковий; порівняння - визначення відношення старшинства двох слів або їх рівності; порозрядне доповнення - формування оберненого коду; порозрядні логічні множення і додавання двох слів; порозрядне додавання двох слів за модулем; сума двох чисел. В багатьох комп’ютерах цей перелік розширений більш складними операціями, наприклад арифметичними, відношення, обробки рядків символів, обчислення елементарних функцій і т. д.

Залежно від способу обробки операндів АЛП діляться на послідовні, послідовно- паралельні та паралельні. В першому випадку обробка операндів в АЛП здійснюється послідовно в часі над кожним розрядом, тоді як в останньому операції здійснюються паралельно в часі над всіма розрядами операндів.

За способом представлення чисел розділяють АЛП з фіксованою та з рухомою комою, причому перші можуть бути орієнтовані на обробку цілих або дробових чисел.

Залежно від способу виконання операцій АЛП діляться на однотактові, коли задана операція виконується за один такт, та багатотактові, коли для виконання операції потрібно виконати деяку кількість тактів.

АЛП можуть бути конвеєрними або скалярними. Використання конвеєрного принципу обробки даних дозволяє суттєво підвищити продуктивність АЛП та комп’ютера в цілому.

За характером використання елементів АЛП діляться на одно- та багатоблокові. В одноблокових (багатофункціональних) АЛП всі операції над всіма типами операндів виконуються тими ж вузлами, які комутуються відповідним чином залежно від потрібного режиму роботи. В багатоблокових АЛП окремі групи операцій над кожним типом операндів виконуються окремими блоками. Це дозволяє підвищити продуктивність АЛП за рахунок паралельного виконання операцій.

      20.2 Способи обробки даних в арифметико-логічному пристрої

Залежно від способу обробки операндів АЛП діляться на послідовні, послідовно- паралельні та паралельні.

В послідовних АЛП обробка операндів здійснюється послідовно в часі над кожним розрядом, як це показано на рис. 20.2.

Рисунок 20.2 – Послідовний спосіб обробки даних в АЛП

Тут на вході АЛП є зсувні регістри ЗРг1 та ЗРг2, з яких дані порозрядно поступають на обробку. Результат з АЛП також порозрядно поступає в вихідний зсувний регістр РЗгЗ. В кожному такті операнди в зсувних регістрах зміщуються на один розряд вправо. Крім того, можливий зворотний зв’язок з вихідного регістра до входу АЛП. Оскільки обробка здійснюється порозрядно, то для отримання результату потрібно як мінімум n тактів, де n - розрядність операндів. Для складних операцій кількість тактів може становити n2 і більше. Тобто, при використанні цього способу АЛП характеризується малою швидкодією. Разом з тихМ, він знаходить досить широке застосування при проектуванні малогабаритних комп’ютерів завдяки малим витратам обладнання на побудову таких АЛП.

В паралельних АЛП операції виконуються одночасно над всіма розрядами операндів, як це показано на рис. 20.3.

Рисунок 20.3 – Паралельний спосіб обробки даних в АЛП

Тут на вході АЛП є регістри Рг1 та Рг2, з яких дані паралельно поступають на обробку. Результат також паралельно поступає в вихідний регістр РгЗ. Оскільки обробка здійснюється паралельно, вона виконується протягом лише одного такту незалежно від розрядності операндів. Тобто АЛП з паралельним способом обробки даних характеризується високою швидкодією, що і є причиною його широкого використання. Разом з тим, такий АЛП характеризується великими витратами обладнання на його побудову.

Послідовно-паралельний спосіб обробки даних є проміжним стосовно швидкодії та затрат обладнання в порівнянні з вище розглянутими послідовним та паралельним способами. Тут одне з вхідних даних може поступати на обробку в АЛП паралельно, а інше послідовно з видачею проміжного результату в паралельному коді, як це показано на рис. 20.4 а, або вхідні дані можуть поступати в АЛП групами по k і m розрядів, як це показано на рис. 20.4 б, та подаватись в вихідний регістр паралельно, або також групами.

Рисунок 7.4 – Послідовно-паралельний спосіб обробки даних в АЛП

Арифметико логічний пристрій для виконання елементарних операцій наявний в кожному універсальному комп’ютері. Розглянемо побудову стандартного 4-розрядного АЛП, функціональне позначення та входи виходи якого показано на рис. 20.5. Інтерфейс АЛП включає дві вхідних (А і В) та одну вихідну 4-розрядні шини даних. Дані з вхідних шин обробляються в АЛП відповідно до значення двійкового коду на входах керування М та S0-S3. Результат обробки поступає на вихідну шину F.

Рисунок 20.5 – Входи-виходи стандартного 4-розрядного АЛП

Для нарощування розрядності такі АЛП об’єднуються шляхом відповідного з’єднання входів переносу Сі та Сі+4. Основою АЛП служить суматор, що виконує операцію додавання двох чисел, схема якого доповнюється відповідними логічними елементами для розширення функцій та забезпечення переключення з однієї операції на іншу. Вхід М (mode) задає тип виконуваної операції: логічна (М=1) чи арифметико-логічна (М=0). Виходи G і Н задають функції генерації і прозорості, які використовуються для організації паралельних переносів при нарощуванні розрядності АЛП з використанням схем прискореного переносу. Вихід А=В є виходом порівняння кодів А та В на збіжність.

Перелік операцій, виконуваних описаним АЛП, приведено в табл. 20.1.

Таблиця 20.1 – Перелік операцій АЛП

В таблиці прийняті наступні позначення: OR - операція диз’юнкції, AND - операція кон’юнкції, XOR- операція нерівнозначності, “+” - операція додавання,  - операція віднімання. Позначенням 1 та 0 в таблиці відповідають двійкові коди відповідно 1111 та 0000. Вхідний перенос поступає в молодший розряд слова, тобто до слова додається код 000Сі.

 20.3 Структура арифметико-логічного пристрою

В більшості комп’ютерів АЛП виконує операції над двома вхідними даними, тобто є двомісним, та видає один вихідний результат, як це показано на рис. 20.6. При цьому спочатку операнди А та В записуються у вхідні регістри Рг1 і Рг2, та поступають на входи АЛІІ через мультиплексори МП1 і МП2, які керуються сигналами Y1 та Y2. Після цього в АЛП виконується задана операція, тип якої задається кодом операції. Результат операції поступає на вихід АЛП та записується у вихідний регістр РгЗ. З виходу вказаного регістра результат поступає в регістровий файл процесора, а крім того, якщо він потрібний для виконання наступної операції, він поступає через мультиплексори МП1 або МП2 на один з входів АЛП, що здійснюється шляхом подання відповідних значень керуючих сигналів на ходи мультиплексорів.

Рисунок 20.6 – Типова структура АЛП

В сучасних комп’ютерах АЛП є багатоблоковими. В них окремі групи операцій над кожним типом операндів виконуються окремими блоками, які називаються операційними пристроями. Це дозволяє підвищити продуктивність АЛП за рахунок паралельного виконання операцій. Узагальнена структура АЛП сучасного комп’ютера представлена на рис. 20.7.

Рисунок 20.7 – Структура АЛП сучасного комп’ютера

До складу АЛП, крім вищеописаного пристрою для виконання елементарних операцій, входять n операційних пристроїв ОП1, ОП2, ОПn, які виконують складні операції. Кількість n цих пристроїв та їх функції визначаються конструкторами комп’ютера залежно від сфери його використання. Входи та виходи операційних пристроїв АЛП підключаються до його інформаційних входів та виходів за допомогою комутуючих мереж, якими керує код виконуваної операції. Цим же кодом вибирається тип виконуваної операції в пристрої для виконання елементарних операцій та в операційному пристрої, якщо він може виконувати декілька операцій.

Як приклад АЛП реального комп’ютера, на рис. 20.8 представлено АЛП програмованого процесора NIOS 2.0 фірми Altera. Як бачимо, цей АЛП має наступні блоки: два вхідних регістри RA та RB, два двовходових мультиплексори для подачі даних на обробку або з вхідних регістрів, або з вихідного регістра, операційні пристрої - арифметичний, логічний, зсуву та виділення байтів і слів, а також вихідний мультиплексор, необхідний для підключення до входу вихідного регістра виходу відповідного операційного пристрою, і сам вихідний регістр.

Рисунок 20.8 – Структура АЛП програмованого процесора NIOS 2.0 фірми Altera

Ще більшу кількість паралельних блоків мають АЛП процесорів UltraSPARC фірми Sun Microsystems та РА-8000 фірми Huwlett-Packard, структури яких наведено на рис. 29.9 a та рис. 20.9 b відповідно.

Рисунок 20. 9 – Структури АЛП процесорів UltraSPARC фірми Sun Microsystems (а) та РА-8000 фірми Huwlett-Packard (b)

АЛП процесора UltraSPARC фірми Sun Microsystems має два блоки для виконання елементарних операцій над цілими числами (ALU1 та ALU2), перемножувач та подільник чисел з фіксованою комою (MUL, DIV), два АЛП для обробки даних з рухомою комою (FALU0 та FALU1). АЛП процесора UltraSPARC може виконувати до чотирьох операцій за один такт.

Процесор РА-8000 фірми Huwlett-Packard є суперскалярним процесором з невпорядкованим виконанням команд, який може виконувати до чотирьох команд за один такт. Його АЛП включає по два наступних блоки (блоки, розміщені зверху донизу на рис. 20.9b): 64-розрядне АЛП для виконання елементарних операцій над цілочисловими даними, операційний пристрій зсуву та сортування, операційний пристрій множення та накопичення, операційний пристрій ділення та добування квадратного кореня.

Функції пристрою для виконання елементарних операцій раніше було розглянуто. Розглянемо далі організацію роботи операційних пристроїв.

  20.4 Типи операційних пристроїв

Залежно від принципів побудови можна провести наступну класифікацію операційних пристроїв:

- Табличні операційні пристрої - операційні пристрої, в яких значення результату шукається за адресою, рівною значенню операнда, в наперед сформованій таблиці, в ролі якої використовується пам’ять.

- Алгоритмічні операційні пристрої - операційні пристрої, в яких задана операція виконується шляхом апаратної реалізації алгоритму цієї операції.

- Таблично-алгоритмічні операційні пристрої - стиснута в таблиці (пам’яті) інформація відновлюється шляхом виконання елементарних та складних операцій.

Під апаратною реалізацією алгоритму розуміється його виконання без участі програміста (програми, яка зчитується з основної пам’яті). При цьому алгоритмічні та таблично-алгоритмічні операційні пристрої в свою чергу діляться на:

- Багатотактові операційні пристрої - операційні пристрої, в яких задана операція виконується шляхом послідовного потактового виконання функціональних операторів алгоритму цієї операції. Потактове виконання операцій в таких пристроях задається мікропрограмою, яка складається з мікрокоманд, що виконують елементарні операції.

- Однотактові операційні пристрої - операційні пристрої, в яких апаратно відображається граф виконуваного алгоритму і задана операція виконується шляхом одноразового проходження даних через операційні вузли, які виконують функціональні оператори алгоритму цієї операції. Виходячи з принципів побудови, такі пристрої можна назвати граф-алгоритмічними операційними пристроями.\

- Конвеєрні операційні пристрої - операційні пристрої, в яких апаратно відображається потоковий граф виконуваного алгоритму з розділенням ярусів графа регістрами. Виходячи з принципів побудови, такі пристрої можна назвати конвеєрними граф-алгоритмічними операційними пристроями.

Розглянемо спочатку будову та особливості найпростіших з названих табличних операційних пристроїв, далі принципи побудови багатотактових, однотактових, та конвеєрних операційних пристроїв, основні ідеї, закладені в таблично-алгоритмічних операційних пристроях, а після цього питання організації роботи операційних пристроїв, побудованих за принципами приведеної вище класифікації, для виконання конкретних операцій.

     20.4.1 Табличний операційний пристрій

Наявність на ринку швидкодіючих широкорозрядних пристроїв напівпровідникової пам’яті великого об’єму в інтегральному виконанні, та можливість розміщення такої пам’яті на кристалі разом з процесором, зробили реальним (при невисоких вимогах до точності), використання табличного методу виконання операцій. За цим методом значення результату шукається в наперед сформованій таблиці, в ролі якої використовується пам’ять, за адресою, рівною значенню операнда.

Запис у пам’ять необхідної інформації може здійснюватися або розробником цифрового пристрою при використанні оперативних та перепрограмовних постійних запам’ятовуючих пристроїв (ОЗП та ППЗП), або виготовлювачем замовних ПЗП. Важливим при цьому є те, що виробництво замовних ПЗП не вимагає від виготовлювача тих великих витрат, з якими звичайно зв’язана розробка і виробництво спеціалізованих НВІС, тому що зводиться до виключення частини елементів заздалегідь розробленої топології типової НВІС. При використанні перепрограмовних ПЗП, що допускають електричний перезапис збереженої інформації, з’являється можливість зміни виконуваних пристроєм функцій без зміни його структури.

Структура табличного операційного пристрою показана на рис. 20.10.

Рисунок 20.10 –  Структура табличного операційного пристрою

Як видно з рисунка, пристрій складається з вхідного n-розрядного регістра РгХ, де п - розрядність вхідних даних, та вихідного m-розрядного регістра РгУ, де m - розрядність вихідних даних, а також ПЗП для зберігання табличних значень функції Y = F(X).

При необхідності обчислення К функцій, таблицю кожної з них можна записати до ПЗП. Тоді додатково на вхід ПЗП потрібно подати k-розрядний код (k=log2K) для задання типу обчислюваної функції.

Застосування табличного методу дозволяє забезпечити мінімально можливий час обчислення, обумовлений часом вибірки з пристрою пам’яті Т = tпзп.

Однак табличний метод має й недоліки, які обмежують його використання. Основним з них є значний об’єм пам’яті, який визначається з виразу Q = Km2n. При малих розрядностях аргументів об’єм ПЗП є незначним, однак при обробці аргументів з великою розрядністю n та при великій кількості К обчислюваних функцій, застосування описаного методу є проблематичним, або й нереальним.

До інших недоліків табличного методу, які також обмежують його використання, належать:

- зростання часу звертання до пам’яті при збільшенні її об’єму;

- великий обсяг попередніх обчислень для розрахунку вмісту таблиць;

- великі витрати часу на запис обчислених значень у ПЗП.

Таким чином, використання табличних операційних пристроїв є доцільним при малих розрядностях аргументів.

 20.4.2 Багатотактовий операційний пристрій

До складу багатотактового операційного пристрою, структура якого приведена на рис. 20.11, входять: багатофункціональна комбінаційна схема, вхідні і вихідні регістри, а також мультиплексори, необхідні для створення каналів передавання даних. Формування керуючих сигналів для запису даних до регістрів, задання коду операції та керування пропуском даних через мультиплексори, здійснює пристрій керування операційним пристроєм, принципи побудови якого будуть розглянуті в наступній темі.

Рисунок 20.11 –  Структура багатотактового операційного пристрою

Багатотактовий операційний пристрій виконує операції над двома вхідними даними, тобто є двомісним, та видає один вихідний результат, як це показано на рис. 20.11. При цьому спочатку операнди А та В записуються у вхідні регістри Рг1 і Рг2, та поступають на входи багатофункціональної комбінаційної схеми через мультиплексори МП1 та МП2, які керуються сигналами Y1 та Y2, що поступають з пристрою керування. Після цього в багатофункціональній комбінаційній схемі виконується задана мікрооперація, тип якої задається кодом мікрооперації, що поступає з пристрою керування. Результат мікрооперації поступає на вихід багатофункціональної комбінаційної схеми та записується у вихідний регістр Рг3. З виходу вказаного регістра проміжний результат поступає через мультиплексори МП1 або МП2 на один з входів багатофункціональної комбінаційної схеми для виконання наступної мікрооперації, що здійснюється шляхом подання з пристрою керування відповідних значень керуючих сигналів Y1 та Y2 на входи мультиплексорів. Запис даних до регістрів здійснюється сигналами С1-СЗ з пристрою керування. Пристрій керування починає виконання операції після поступлення на його входи сигналу початку роботи, коду операції та тактових імпульсів ТІ. Після завершення виконання операції на виході регістра РгЗ буде результат операції, а пристрій керування сформує сигнал завершення роботи.

При побудові багатотактового операційного пристрою виникає дві задачі: синтез багатофункціональної комбінаційної схеми, яка б забезпечувала реалізацію всіх функціональних операторів алгоритму, та синтез пристрою керування, який генерує сигнали керування для забезпечення організації виконання функціональних операторів алгоритму шляхом тимчасового запам’ятовування проміжних результатів в регістрах та подання їх на входи багатофункціональної комбінаційної схеми в потрібному такті.

Для синтезу багатофункціональної комбінаційної схеми та пристрою керування потрібно визначити всі мікрооперації, які необхідно виконати для реалізації заданої операції та послідовність їх виконання. Це можна зробити, зокрема, шляхом переходу від просторового графа алгоритму виконання операції до часового графа цього алгоритму, як це показано на рис. 20.12. На основі представленого на рис. 20.12а просторового графа алгоритму можна визначити кількість та типи функціональних операторів, які мають бути виконані багатофункціональною комбінаційною схемою та послідовність їх виконання шляхом зведення графа до однієї вершини ФО = {ФОі, і = 1, 2, .., 7} (рис. 20.12b). Тобто часовий граф будується шляхом об’єднання всіх функціональних операторів алгоритму та їх зв’язків.

Рисунок 20.12 – Перехід від просторового графа алгоритму до часового

Тоді для побудови багатотактового операційного пристрою потрібно синтезувати багатофункціональну комбінаційну схему, яка б дозволяла виконати всі функціональні оператори ФО, а пристрій керування повинен задати тип виконуваного в конкретний момент часу функціонального оператора та забезпечити пересилання на входи багатофункціональної комбінаційної схеми потрібних в цей момент даних.

Багатотактові операційні пристрої характеризуються малими затратами обладнання та, відповідно, невисокою продуктивністю.

 20.4.3 Однотактовий операційний пристрій

Побудова однотактових операційних пристроїв передбачає повністю апаратне відображення просторового графа виконуваного алгоритму комбінаційними схемами, які виконують функціональні оператори алгоритму і з’єднані між собою відповідно до графа алгоритму, як це показано на рис. 20.13.

Рисунок 20.13 – Просторовий граф алгоритму та його апаратне відображення

Кожному функціональному оператору алгоритму ФО поставлена у відповідність комбінаційна схема КС, яка його виконує. На вході та виході операційного пристрою включені регістри.

Часова затримка в однотактовому операційному пристрої ТОП визначається сумою затримок t комбінаційних елементів, що лежать на найдовшому шляху проходження сигналу

Цей шлях (їх може бути декілька) називається критичним шляхом. Обчислення часу виконання алгоритму в однотактовому операційному пристрої зводиться, таким чином, до знаходження критичного шляху.

Затрати обладнання WОП на однотактовий операційний пристрій визначаються сумою затрат обладнання Wі на реалізацію комбінаційних схем КС, тобто

а також на вхідні та вихідні регістри.

 20.4.4 Конвеєрний операційний пристрій

Конвеєрний принцип обробки передбачає суміщення в часі виконання операторів алгоритму над різними даними. Одним із можливих підходів тут є конвеєризація однотактових ОП, структура яких базується на апаратному відображенні потокового графа виконуваного алгоритму. На рис. 20.14 показано структуру конвеєрного операційного пристрою, який реалізує деякий потоковий граф алгоритму.

Рисунок 20.14 – Потоковий граф алгоритму а) та структура конвеєрного операційного пристрою, який його реалізує b)

Як ми вже вияснили, потоковим графом алгоритму називають таке представлення графа, яке передбачає розділення всіх його вершин по ярусах таким чином, що в і-му ярусі розміщені тільки функціональні оператори, які залежать хоча б від одного функціонального оператора (і-1)-го ярусу і не залежать від функціональних операторів, які не входять в яруси з меншими ніж і номерами. Всередині ярусу функціональні оператори між собою не мають з’єднань. На рис. 20.14а штриховими лініями розділені яруси графа. При побудові конвеєрного операційного пристрою кожному функціональному оператору алгоритму поставлена у відповідність комбінаційна схема КС, яка його виконує, і, крім того, комбінаційні схеми, які виконують функціональні оператори ярусів потокового графа алгоритму, розділяються конвеєрними регістрами КР, як це показано на рис. 20.14b.

Таким чином, апаратне відображення алгоритму означає послідовне з’єднання комбінаційних схем, кожна з яких виконує операції одного ярусу алгоритму. В конвеєрному операційному пристрої комбінаційні схеми з’єднані між собою через конвеєрні регістри.

Заданий алгоритм виконується над вхідними даними при їх однократному проходженні через конвеєрний операційний пристрій.

Найбільша довжина конвеєра такого конвеєрного операційного пристрою дорівнює кількості Р ярусів алгоритму. Такий конвеєрний операційний пристрій має найвищу частоту, яка може бути досягнута при апаратній реалізації заданого конкретизованого ПГ алгоритму.

Узагальнена структура конвеєрного операційного пристрою наведена на рис. 20.15.

Рисунок 20.15 –  Структура конвеєрного операційного пристрою

Тут Хі - входи поступлення даних (і = 1, 2, …r), r - кількість входів, Yj - виходи результатів обчислень (j = 1, 2, …s), s - кількість виходів, КРД і КРК - конвеєрні регістри відповідно до даних Д і команд К, ш - кількість ярусів ПГ алгоритму, n - кількість ярусів конвеєра конвеєрного операційного пристрою. Якщо структура конвеєрного операційного пристрою орієнтована на реалізацію алгоритму, який обчислює одну функцію, він називається однофункціональним, групу функцій - багатофункціональним. В багатофункціональному конвеєрному операційному пристрої програмуються канали передачі інформації та функції, які виконуються комбінаційними схемами відповідно до графа багатофункціонального алгоритму.

В однофункціональному конвеєрному операційному пристрої вихідні дані Y = у1, у2, .. ,ys однозначно визначаються вхідними даними X = х1,х2, .., хr і функцією Ф, зашитою в його структурі: Y = Ф(Х). В загальному випадку Y = {Ykf}, X = {Xjf}, тобто обробці підлягають матриці даних. При цьому k = 1, 2,..., s; j = 1, 2,..., r; f = 1, 2,..., N, де r, s - кількість входів і виходів конвеєрного операційного пристрою, N - кількість груп чисел, які поступають в конвеєрний операційний пристрій. Для кожного ярусу однофункціонального конвеєрного операційного пристрою можна записати А = Ф(Аі), де Аі - вміст регістрів і-го яруса, Ф - операція, що визначається функціональними операторами (і+1)-го яруса ПГ алгоритму і виконується в (і+1)-му ярусі конвеєрного операційного пристрою. Так як A0 = X; А1 = Ф1(А0); А2 = Ф2(А1) і т. д., то Y = Фm(Ф(…(Ф1Х))...)), тобто функція Ф виконується над даними, які надходять в конвеєрний операційний пристрій, при їх проходженні через всі яруси конвеєра.

Нехай в конвеєрному операційному пристрої обробляється масив чисел X = {Х1, Х2, ..., Xr}, r = 1, 2, ..., N. В першому такті тактовим імпульсом Т в регістр КРД1 записується значення Х1. Над ним в комбінаційній схемі КС1 першого ярусу виконується операція Ф1. Другим тактовим імпульсом результати цієї операції перепишуться в регістр КРД2, а в регістр KPД1 запишеться значення X2. В комбінаційних схемах КС1,  КС2  над значеннями, що зберігаються відповідно в регістрах КРД1 і КРД2 виконуються операції Ф1 і Ф2. В третьому такті результати із КС2 запишуться в КРД3 і т. д. На регістри ярусів конвеєра, котрі звільняються, в кожному такті засилаються нові дані оброблюваного масиву, над якими виконуються ті ж операції. При повній загрузці конвеєра одночасно виконуються оператори всіх m ярусів алгоритму. Стан конвеєрного операційного пристрою в t-му такті його роботи при обробці N чисел визначається вектором A(t) = |A0(t)A1(t)...Am(t)|, де t = 1, 2,..., (m + N). При цьому Am(t) = Yt, тобто в кожному такті на виході конвеєрного операційного пристрою з являється результат обчислення, крім перших m тактів, коли заповнюється конвеєр.

Регістри ярусів мають розрядність, рівну розрядності вихідної інформації і-го ярусу ПГ алгоритму

Кожний багатофункціональний конвеєрний операційний пристрій повинен мати деяку кількість елементів, призначених для забезпечення налаштування на задану операцію. Зокрема, комбінаційні схеми КС ярусів можуть вміщувати комутатори прямих зв’язків, з допомогою яких під дією керуючих сигналів виконується налаштування КС на виконання необхідних операцій. Відмінність структури багатофункціонального конвеєрного ОП від однофункціонального полягає також в наявності конвеєрних регістрів команд КРК, що зберігають код операції, а також зв’язків для налаштування на потрібну операцію комбінаційних схем ярусів конвеєрного операційного пристрою. Тут по конвеєру синхронно з даними під керуванням тих же тактових імпульсів Т по регістрах команд КРК просуваються і команди. Команда з виходу відповідного регістра налаштовує комбінаційні схеми цього ярусу на виконання необхідної операції.