Peer-Reviewed Journal Articles

1. Riaz-ul-haque Mian, Tomoki Nakamura, Masuo Kajiyama, Makoto Eiki, and Michihiro Shintani, "Efficient Wafer-level Spatial Variation Modeling for Multi-site RF IC Testing," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol.E107-A, No.8, pp.1139-1150, 2024. (DOI:10.1587/transfun.2023EAP1115)

2. Yuma Ishisaki, Reon Oshio, Takumi Kuwahara, Michihiro Shintani, Eisuke Tokumitsu, Tokiyoshi Matsuda, Hidenori Kawanishi, Yasuhiko Nakashima, and Mutsumi Kimura, "Analog Memcapacitor by Ferroelectric Capacitor and its Application to Spiking Neuromorphic System" IEEE Transactions on Electron Devices, Vol. 71, Issue. 8, pp.4626-4630, Aug. 2024. (DOI:10.1109/TED.2024.3408783)

3. Takuma Nagao, Tomoki Nakamura, Masuo Kajiyama, Makoto Eiki, Michiko Inoue, and Michihiro Shintani, "Wafer-Level Characteristic Variation Modeling Considering Systematic Discontinuous Effects," IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol. E107-A, No. 1, pp.96-104, Jan. 2024. (DOI:10.1587/transfun.2023KEP0010)

4. Takehiro Takahashi, Takumi Takehisa, Jun Furuta, Michihiro Shintani, Kazutoshi Kobayashi, "A Three-Level GaN Driver for High False Turn-ON Tolerance With Minimal Reverse Conduction Loss" IEEE Open Journal of Power Electronics, Vol. 4, pp.357-366, May. 2023. (DOI:10.1109/OJPEL.2023.3272149)

5. Yohei Nakamura, Michihiro Shintani, and Takashi Sato, "Dominant Model-Parameter Determination for the Analysis of Current Imbalance Across Paralleled Power Transistors," IEEE Transactions on Power Electronics, Vol. 38, Issue 4, pp.4632-4646, Apr. 2023. (DOI: 10.1109/TPEL.2022.3231894) [第20回IEEE関西支部学生研究奨励賞]

6. Shumpei Morita, Song Bian, Michihiro Shintani, and Takashi Sato, “Efficient Analysis for Mitigation of Workload-dependent Aging Degradation,” IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Vol. 41, Issue 12, pp.5515-5525, Dec. 2022. (DOI: 10.1109/TCAD.2022.3149856)

7. Yuya Isaka, Michihiro Shintani, Foisal Ahmed, and Michiko Inoue, "Systematic Unsupervised Recycled Field-Programmable Gate Array Detection," IEEE Transactions on Device and Materials Reliability, Vol. 22, Issue 2, pp. 154-163, Jun. 2022. (DOI:10.1109/TDMR.2022.3164788) (Preprint) [第19回IEEE関西支部学生研究奨励賞]

8. Yohei Nakamura, Naotaka Kuroda, Ken Nakahara, Michihiro Shintani, and Takashi Sato, "Evaluation of Thermal Couple Impedance Model of Power Modules for Accurate Die Temperature Estimation up to 200 ℃," Japanese Journal of Applied Physics, Vol.61, No.SC, p. SC1082, Mar. 2022. (DOI: 10.35848/1347-4065/ac4b0c)

9. Yuya Isaka, Michihiro Shintani, and Michiko Inoue, "Unsupervised Recycled FPGA Detection Using Exhaustive Nearest Neighbor Residual Analysis," Japanese Journal of Applied Physics, Vol.61, No.SC, p. SC1076, Mar. 2022. (DOI: 10.35848/1347-4065/ac5107)

10. Michihiro Shintani, Aoi Ueda, and Takashi Sato, “Accelerating Parameter Extraction of Power MOSFET Models Using Automatic Differentiation,” IEEE Transactions on Power Electronics, Vol. 37, Issue 3, pp. 2970-2982, Mar. 2022. (DOI:10.1109/TPEL.2021.3118057) (Preprint)

11. Foisal Ahmed, Michihiro Shintani, and Michiko Inoue, “Accurate Recycled FPGA Detection Using an Exhaustive-Fingerprinting Technique Assisted by WID Process Variation Modeling,” IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Vol.40, Issue 8, pp. 1626-1639, Aug. 2021. (DOI:10.1109/TCAD.2020.3023684) [第18回IEEE関西支部学生研究奨励賞]

12. Foisal Ahmed, Michihiro Shintani, and Michiko Inoue, “Cost-efficient Recycled FPGA Detection through Statistical Performance Characterization Framework,” IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol.E103-A, No.9, pp. 1045-1053, Sep. 2020. (DOI:10.1587/transfun.2019KEP0014)

13. Mamoru Ishizaka, Michihiro Shintani, and Michiko Inoue, “Area-Efficient and Reliable Error Correcting Code Circuit Based on Hybrid CMOS/Memristor Circuit,” Journal of Electronic Testing: Theory and Applications, Vol.36, Issue 4, pp. 537-546, July. 2020. (DOI:10.1007/s10836-020-05892-3)

14. Zhaoxing Qin, Michihiro Shintani, Kazunori Kuribara, Yasuhiro Ogasahara, and Takashi Sato,  “Organic Current Mirror PUF for Improved Stability against Device Aging,” IEEE Sensors Journal, Vol. 20, Issue 4, pp. 7569-7578, July 2020. (DOI:10.1109/JSEN.2020.2986077) 

15. Michihiro Shintani, Michiaki Saito, Kazunori Kuribara, Yasuhiro Ogasahara, and Takashi Sato,  “Measurement and Modeling of Ambient-air-induced Degradation in Organic Thin-film Transistor,” IEEE Transactions on Semiconductor Manufacturing, Vol. 33, Issue 2, pp.216-223, May. 2020. (DOI:10.1109/TSM.2020.2986609)

16. Hiroki Tsukamoto, Michihiro Shintani, and Takashi Sato, "Statistical Extraction of Normally and Lognormally Distributed Model Parameters for Power MOSFETs," IEEE Transactions on Semiconductor Manufacturing, Vol. 33, Issue 2, pp.150-158, May. 2020. (DOI:10.1109/TSM.2020.2975300)

17. Kunihiro Oshima, Michihiro Shintani, Kazunori Kuribara, Yasuhiro Ogasahara, and Takashi Sato,  “Recovery-aware bias-stress degradation model for organic thin-film transistors considering drain and gate bias voltages,” Japanese Journal of Applied Physics, Vol.59, No.SG, p. SGGG08, Jan. 2020. (DOI:10.7567/1347-4065/ab6460)

18. Yasuhiro Ogasahara, Kazunori Kuribara, Michihiro Shintani,  and Takashi Sato, “Feasibility of a low-power, low-voltage complementary organic thin film transistor buskeeper physical unclonable function,” Japanese Journal of Applied Physics,  Vol.58, No.SB, SBBG03, Jan. 2019. (DOI:10.7567/1347-4065/aaf7fd)

19. Michihiro Shintani, Yohei Nakamura, Kazuki Oishi, Masayuki Hiromoto, Takashi Hikihara, and Takashi Sato, "Surface-Potential-Based Silicon Carbide Power MOSFET Model for Circuit Simulation," IEEE Transactions on Power Electronics, Vol. 33, No. 12, pp. 10774-10783, Dec. 2018. (DOI:10.1109/TPEL.2018.2805808)

20. Rui Zhou, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato, "Modeling of interelectrode parasitic elements of V-groove SiC MOSFET,” Nonlinear Theory and Its Applications, IEICE, Vol.9, Issue 3, pp. 344-357, Jul. 2018. (DOI:10.1587/nolta.9.344)

21. Michihiro Shintani, Zhaoxing Qin, Kazunori Kuribara, Yasuhiro Ogasahara, Masayuki Hiromoto, and Takashi Sato, "Mechanically and Electrically Robust Metal-mask Design for Organic CMOS Circuits," Japanese Journal of Applied Physics, Vol.57, No.4S, 04FL05, Feb. 2018. (DOI:10.7567/JJAP.57.04FL05)

22. Song Bian, Shumpei Morita, Michihiro Shintani, Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato, "Identification and Application of Invariant Critical Paths under NBTI Degradation,” IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol.E100-A, No.12, pp.2797-2806, Dec. 2017. (DOI:10.1587/transfun.E100.A.2797)

23. Shumpei Morita, Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato, "Utilization of Path-Clustering in Efficient Stress-Control Gate Replacement for NBTI Mitigation,” IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol.E100-A, No.7,  pp.1464-1472, Jul. 2017. (DOI:10.1587/transfun.E100.A.1464)

24. Michihiro Shintani, Yohei Nakamura, Masayuki Hiromoto, Takashi Hikihara, and Takashi Sato, "Measurement and Modeling of Gate–Drain Capacitance of Silicon Carbide Vertical Double-Diffused MOSFET,” Japanese Journal of Applied Physics, vol.56, No.4S, 04CR07, Mar. 2017. (DOI:10.7567/JJAP.56.04CR07)

25. Michihiro Shintani, Takumi Uezono, Kazumi Hatayama, Kazuya Masu, and Takashi Sato, "Path Clustering for Test Pattern Reduction of Variation-Aware Adaptive Path Delay Testing,” Journal of Electronic Testing: Theory and Applications, Vol.32, Issue 5, pp.601-609, Oct. 2016. (DOI:10.1007/s10836-016-5614-0)

26. Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato, "Fast Estimation of NBTI-Induced Delay Degradation Based on Signal Probability,” IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences, Vol.E99-A, No.7, pp.1400-1409, Jul. 2016. (DOI:10.1587/transfun.E99.A.1400)

27. Michihiro Shintani and Takashi Sato, "IDDQ Outlier Screening through Two-Phase Approach: Clustering-Based Filtering and Estimation-Based Current-Threshold Determination,” IEICE Transactions on Information and Systems, Vol. E97-D, No. 8, pp.2095-2104, Aug. 2014. (DOI:10.1587/transinf.E97.D.2095)

28. Michihiro Shintani, Takumi Uezono, Tomoyuki Takahashi, Kazumi Hatayama, Takashi Aikyo, Kazuya Masu, and Takashi Sato, "A Variability-Aware Adaptive Test Flow for Test Quality Improvement,” IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, Vol. 33, Issue 7, pp.1056-1066, Jul. 2014. (DOI:10.1109/TCAD.2014.2305835) [第11回IEEE関西支部学生研究奨励賞]

29. Michihiro Shintani and Takashi Sato, “Device-Parameter Estimation Through IDDQ Signatures,” IEICE Transactions on Information and Systems, Vol. E96-D, No. 2, pp.303-313, Feb. 2013. (DOI:10.1587/transinf.E96.D.303)

30. Hideyuki Ichihara, Toshimasa Ohara, Michihiro Shintani, and Tomoo Inoue, “A Variable-Length Coding Adjustable for Compressed Test Application,” IEICE Transactions on Information and Systems, Vol. E90-D, No. 8, pp.1235-1242, Aug. 2007. (DOI:10.1093/ietisy/e90-d.8.1235)

31. Hideyuki Ichihara, Masakuni Ochi, Michihiro Shintani, and Tomoo Inoue, “An Adaptive Decompressor for Test Application with Variable-Length Coding,” Information Processing Society of Japan Journal, Vol. 47, No. 6, pp.1639-1647, Jun. 2006. (DOI:10.2197/ipsjdc.2.348)

32. Hideyuki Ichihara, Michihiro Shintani, and Tomoo Inoue, “Huffman-Based Test Response Coding,” IEICE Transactions on Information and Systems, Vol. E88-D, No. 1, pp.158-161, Feb. 2005. (DOI:10.1093/ietisy/E88-D.1.158)

Peer-Reviewed International Conference Papers

1. Shin Taniguchi and Michihiro Shintani, "Evaluation of a BSIM4 Model at Cryogenic Temperature Using 65nm Bulk Transistors," in Proc. IEEE International Meeting for Future of Electron Devices, Kansai (IMFEDK) (Kyoto, Japan), Nov. 2024.

2. Takumi Takehisa, Takehiro Takahashi, Jun Furuta, Michihiro Shintani, and Kazutoshi Kobayashi, "A Multilevel Gate Driver Operating with a Single Voltage Supply and Simple Control Signals for Monolithic Integration of Power GaN HEMT," in Proc. IEEE Energy Conversion Congress and Exposition (ECCE), pp.6570-6575, Oct. 2024.

3. Ryosuke Matsuo, Kazuhisa Ogawa, Hidehisa Shiomi, Makoto Negoro, Ryutaro Ohira, Takefumi Miyoshi, Michihiro Shintani, Hiromitsu Awano, Takashi Sato, and Jun Shiomi, "Square-wave defined pulse generator for high fidelity gate operation of superconducting qubits," in Proc. IEEE International Conference on Quantum Computing and Engineering (QCE) (Montréal, Québec, Canada), pp.378-pp.379, 2024.

4. Michihiro Shintani, Tetsuro Iwasaki, and Takashi Sato, "Gaussian process-based device model toward a unified current model across room to cryogenic temperatures," in Proc. IEEE International Conference on Microelectronic Test Structures (ICMTS) (Edinburgh, Scotland), 3.2, Apr. 2024.  (DOI: 10.1109/ICMTS59902.2024.10520702)

5. Yuta Shintani, Michiko Inoue, and Michihiro Shintani, "Accelerating Machine Learning-Based Memristor Compact Modeling Using Sparse Gaussian Process," in Proc. IEEE Design, Automation and Test in Europe (DATE) (Valencia, Spain), March 2024. (DOI:10.23919/DATE58400.2024.10546858)

6. Yuya Isaka, Nau Sakaguchi, Michiko Inoue, and Michihiro Shintani, "EcoFlex-HDP: High-Speed and Low-Power and Programmable Hyperdimensional-Computing Platform with CPU Co-processing," in Proc. IEEE Design, Automation and Test in Europe (DATE) (Valencia, Spain), March 2024. (DOI:10.23919/DATE58400.2024.10546856)

7. Daisuke Goeda, Tomoki Nakamura, Masuo Kajiyama, Makoto Eiki, Takashi Sato, and Michihiro Shintani, "Experimental Study of Pass/Fail Threshold Determination Based on Gaussian Process Regression" in Proc. Workshop on Synthesis And System Integration of Mixed Information Technologies (SASIMI) (Taipei, Taiwan), pp. 221-226, March 2024.

8. Tetsuro Iwasaki and Michihiro Shintani, "Lifetime Improvement Method for Memristor-Based Hyperdimensional Computing Accelerator," in Proc. IEEE International Meeting for Future of Electron Devices, Kansai (IMFEDK) (Kyoto, Japan) , Nov. 2023. (DOI:  10.1109/IMFEDK60983.2023.10366339)

9. Makoto Eiki, Tomoki Nakamura, Masuo Kajiyama, Michiko Inoue, Takashi Sato, and Michihiro Shintani, "Improving Efficiency and Robustness of Gaussian Process Based Outlier Detection via Ensemble Learning," in Proc. International Test Conference (ITC), pp. 132-140, (Anaheim, CA), Oct. 2023. (DOI:10.1109/ITC51656.2023.00029)

10. Ayano Takaya and Michihiro Shintani, "Feasibility Study of Incremental Neural Network Based Test Escape Detection by Introducing Transfer Learning Technique," in Proc. IEEE International Test Conference in Asia (ITC-Asia), Sept. 2023. (DOI:10.1109/ITC-Asia58802.2023.10301182)

11. Takuma Nagao, Tomoki Nakamura, Masuo Kajiyama, Makoto Eiki, Michiko Inoue, and Michihiro Shintani, "Wafer-Level Characteristic Variation Modeling Considering Systematic Discontinuous Effects," in Proc. IEEE/ACM Asia and South Pacific Design Automation Conference (ASP-DAC) (Tokyo, Japan), pp.442-448, Jan. 2023. (DOI: 10. 1145/3566097.3567915) [IEICE VLD Excellent Student Author Award for ASP-DAC 2023]

12. Makoto Eiki, Tomoki Nakamura, Masuo Kajiyama, Michiko Inoue, and Michihiro Shintani, "Accurate Failure Rate Prediction Based on Gaussian Process Using WAT Data," in Proc. IEEE International Test Conference (ITC), pp.544-548,  (Anaheim, CA), Sep. 2022. (DOI: 10.1109/ITC50671.2022.00075)

13. Yota Nishitani, Michiko Inoue, Takashi Sato, and Michihiro Shintani, "Gate Input Capacitance Characterization for Power MOSFETs Using Turn-on and Turn-off Switching Waveforms," in Proc. European Conference on Power Electronics and Applications (EPE), (Hannover, Germany), Sep. 2022.

14. Kyohei Shimozato, Michihiro Shintani, and Takashi Sato, "Adaptive outlier detection for power MOSFETs based on Gaussian process regression," in Proc. IEEE Applied Power Electronics Conference and Exposition (APEC), pp. 1709-1714, (Virtual), Mar. 2022. (DOI:10.1109/APEC43599.2022.9773444) (Preprint)

15. Michihiro Shintani, Mamoru Ishizaka, and Michiko Inoue, "Robust Fault-Tolerant Design Based on Checksum and On-Line Testing for Memristor Neural Network," in Proc. IEEE Asian Test Symposium (ATS), pp.25-30, (Virtual), Nov. 2021. (DOI:10.1109/ATS52891.2021.00017)

16. Foisal Ahmed, Michihiro Shintani, and Michiko Inoue, "Study on High-Accuracy and Low-Cost Recycled FPGA Detection," in Proc. IEEE International Test Conference (ITC), pp.133-142, (Virtual), Oct. 2021. (DOI:10.1109/ITC50571.2021.00021)

17. Michihiro Shintani, Riaz-Ul-Haque Mian, Tomoki Nakamura, Masuo Kajiyama, Makoto Eiki, and Michiko Inoue, "Wafer-level Variation Modeling for Multi-site RF IC Testing via Hierarchical Gaussian Process," in Proc. IEEE International Test Conference (ITC), pp. 103-112, (Virtual), Oct. 2021. (DOI:10.1109/ITC50571.2021.00018) (Preprint) 

18. Yohei Nakamura, Michihiro Shintani, and Takashi Sato, “Dominant Model Parameter Extraction for Analyzing Current Imbalance in Parallel Connected SiC MOSFETs,” in Proc. IEEE Energy Conversion Congress and Exposition (ECCE), pp. 5622-5628, (Virtual), Oct. 2021. (DOI:10.1109/ECCE47101.2021.9595345)

19. Yohei Nakamura, Naotaka Kuroda, Ken Nakahara, Michihiro Shintani, and Takashi Sato:, “Experimental Validation of Thermal Couple Impedance Model for Accurate Die Temperature Estimation in Power Modules,” in Proc. International Conference on Solid State Devices and Materials (SSDM), pp. 209-210, (Virtual), Sep. 2021.

20. Yuya Isaka, Michihiro Shintani, and Michiko Inoue, “FPGA Aging Analysis Based on Nearest Neighbor Residual for Unsupervised Recycled Detection,” in Proc. International Conference on Solid State Devices and Materials (SSDM), pp. 696-697, (Virtual), Sep. 2021.

21. Yuya Isaka, Michihiro Shintani, Foisal Ahmed, and Michiko Inoue,  “Unsupervised Recycled FPGA Detection Based on Direct Density Ratio Estimation,” in Proc. IEEE International Symposium on On-Line Testing and Robust System Design (IOLTS), (Virtual), Jun. 2021. (DOI: 10.1109/IOLTS52814.2021.9486698) [Invited to IEEE TDMR Special Issue]

22. Michihiro Shintani, Tomoki Mino, and Michiko Inoue, “LBIST-PUF: An LBIST Scheme Towards Efficient Challenge-Response Pairs Collection and Machine-Learning Attack Tolerance Improvement,” in Proc. IEEE Asian Test Symposium (ATS), (Virtual), p.A7-2, Nov. 2020. (DOI: 10.1109/ATS49688.2020.9301590)

23. Aoi Ueda, Michihiro Shintani, Michiko Inoue, and Takashi Sato,  “Measurement of BTI-induced Threshold Voltage Shift for Power MOSFETs under Switching Operation,” in Proc. IEEE Asian Test Symposium (ATS), B4-2, (Virtual), Nov. 2020. (DOI: 10.1109/ATS49688.2020.9301598)

24. Yohei Nakamura, Naotaka Kuroda, Atsushi Yamaguchi, Ken Nakahara, Michihiro Shintani, and Takashi Sato,  “Influence of Device Parameter Variability on Current Sharing of Parallel-Connected SiC MOSFETs” in Proc. IEEE Asian Test Symposium (ATS), (Virtual), B4-1, Nov., 2020 (DOI: 10.1109/ATS49688.2020.9301592).

25. Michihiro Shintani, Hiroki Tsukamoto, and Takashi Sato, “Parameter Extraction Procedure for Surface-Potential-Based SiC MOSFET Model,” in Proc. IEEE Workshop on Wide Bandgap Power Devices and Applications (WiPDA), (Raleigh, NC), pp.444-448, Nov. 2019. (DOI: 10.1109/WiPDA46397.2019.8998910)

26. Michihiro Shintani, Kazuki Oishi, and Takashi Sato,  “A Three-level Active Gate Drive Circuit for Power MOSFETs Utilizing a Generic Gate Driver IC,” in Proc. International Conference on Silicon Carbide and Related Materials (ICSCRM), Fr-3A-04, (Kyoto, Japan), Sep. 2019.

27. Kunihiro Oshima, Michiaki Saito, Michihiro Shintani, Kazunori Kuribara, Yasuhiro Ogasahara, and Takashi Sato:  “Experimental Study of Bias Stress Degradation of Organic Thin Film Transistors,” in Proc. International Conference on Solid State Devices and Materials (SSDM), (Nagoya, Japan), pp. 59-60, Sep. 2019. (DOI: 10.7567/SSDM.2019.A-6-04)

28. Riaz-ul-haque Mian, Michihiro Shintani, and Michiko Inoue, "Cycle-Accurate Evaluation of Software-Hardware Co-Design of Decimal Computation in RISC-V Ecosystem," in Proc. of IEEE International System-on-Chip Conference (SOCC), pp. 412-417,  (Singapore), Sep. 2019.  (DOI: 10.1109/SOCC46988.2019.1570559752)

29. Foisal Ahmed, Michihiro Shintani, and Michiko Inoue, "Low Cost Recycled FPGA Detection Using Virtual Probe Technique," in Proc. of IEEE International Test Conference in Asia (ITC-Asia) (Tokyo, Japan), pp. 103-108, Sep. 2019. (DOI: 10.1109/ITC-Asia.2019.00031)

30. Zhaoxing Qin, Michihiro Shintani, Kazunori Kuribara, Yasuhiro Ogasahara, and Takashi Sato, "OCM-PUF: An Organic Current Mirror PUF with Enhanced Resilience to Device Degradation," in Proc. of IEEE International Conference on Flexible and Printable Sensors and Systems  (FLEPS) (Glasgow, Scotland, United Kingdom), P-47, Jul. 2019. (DOI: 10.1109/FLEPS.2019.8792305)

31. Foisal Ahmed, Michihiro Shintani, and Michiko Inoue, "Feature Engineering for Recycled FPGA Detection Based on WID Variation Modeling," in Proc. of IEEE European Test Symposium (ETS) (Baden Baden, Germany), pp.1-2, May 2019. (DOI: 10.1109/ETS.2019.8791542)

32. Hiroki Tsukamoto, Michihiro Shintani, and Takashi Sato, "A Study on Statistical Parameter Modeling of Power MOSFET Model by Principal Component Analysis," in Proc. of IEEE International Conference on Microelectronic Test Structures (ICMTS) (Kita-Kyushu, Japan), pp. 107-112, Mar. 2019. (DOI: 10.1109/ICMTS.2019.8730946)

33. Michiaki Saito, Michihiro Shintani, Kazunori Kuribara, Yasuhiro Ogasahara, and Takashi Sato, "A Compact Model of I-V Characteristic Degradation for Organic Thin Film Transistors," in Proc. of IEEE International Conference on Microelectronic Test Structures (ICMTS) (Kita-Kyushu, Japan), pp. 194-199, Mar. 2019. (DOI: 10.1109/ICMTS.2019.8730987)

34. Michihiro Shintani and Takashi Sato, "Initial Parameter Extraction Procedure for Surface-Potential-Based SiC MOSFET Model," in Proc. of IEEE/ACM Workshop on Variability Modeling and Characterization (VMC) (San Diego, CA), Nov. 2018. 

35. Zhaoxing Qin, Michihiro Shintani, Kazunori Kuribara, Yasuhiro Ogasahara, and Takashi Sato, “An Experimental Design of Robust Current-mode Arbiter PUF using Organic Thin Film Transistors,” in Proc. of IEEE International Conference on Solid-State and Integrated Circuit Technology (ICSICT) (Qingdao, China), P1-59, Oct. 2018. (DOI: 10.1109/ICSICT.2018.8565805)

36. Michiaki Saito, Michihiro Shintani, Kazunori Kuribara, Yasuhiro Ogasahara, and Takashi Sato, “Measurement and Modeling of Frequency Degradation of an oTFT Ring Oscillator,” in Proc. of IEEE International Conference on Solid-State and Integrated Circuit Technology (ICSICT) (Qingdao, China), P1-60, Oct. 2018. (DOI: 10.1109/ICSICT.2018.8565721)

37. Fakir Sharif Hossain, Michihiro Shintani, Michiko Inoue, and Alex Orailoglu, “Variation-aware Hardware Trojan Detection through Power Side-channel,” in Proc. of IEEE International Test Conference (ITC) (Phoenix, AZ), Oct. 2018. (DOI: 10.1109/TEST.2018.8624866)

38. Michihiro Shintani, Yoshiyuki Nakamura, and Michiko Inoue, “Artificial Neural Network Based Test Escape Screening Using Generative Model,” in Proc. of IEEE International Test Conference (ITC) (Phoenix, AZ), Oct. 2018. (DOI: 10.1109/TEST.2018.8624821)

39. Riaz-ul-haque Mian, Michihiro Shintani, and Michiko Inoue, “Decimal Multiplication Using Combination of Software and Hardware,” in Proc. of IEEE Asia Pacific Conference on Circuits and Systems (APCCAS) (Chengdu, China), pp.239-242, Oct. 2018. (DOI: 10.1109/APCCAS.2018.8605711)

40. Mamoru Ishizaka, Michihiro Shintani, and Michiko Inoue, “Area-efficient and Reliable Hybrid CMOS/Memristor ECC Circuit for ReRAM Storage,” in Proc. of IEEE Asian Test Symposium (ATS)  (Hefei, China), pp.167-172, Oct. 2018.  (DOI: 10.1109/ATS.2018.00040)

41. Michiaki Saito, Michihiro Shintani, Kazunori Kuribara, Yasuhiro Ogasahara, Masayuki Hiromoto, and Takashi Sato, "On the Reset Operation of Organic Cross-Coupled Inverter," in Proc. of International Conference on Solid State Devices and Materials (SSDM) (Tokyo, Japan), pp. 565-566, Sep. 2018. (DOI: 10.7567/SSDM.2018.J-3-03) 

42. Mamoru Ishizaka, Michihiro Shintani, and Michiko Inoue, “Area-Efficient Memristor-Crossbar-Based Error Correcting Code Circuit,” in Proc. of Workshop on Security, Reliability, Test, Privacy, Safety and Trust of Future Devices (SURREALIST)  (Bremen, Germany), May 2018.

43. Michihiro Shintani, Benjamin Dauphin, Kazuki Oishi, Masayuki Hiromoto, and Takashi Sato, “Plotter-Based Automatic Measurements and Statistical Characterization of Multiple Discrete Power Devices,” in Proc. of International Power Electronics Conference (IPEC)  (Niigata, Japan), pp. 3644-3649, May 2018. (DOI: 10.23919/IPEC.2018.8507443)

44. Takashi Sato, Kazuki Oishi, Masayuki Hiromoto, and Michihiro Shintani, “Electrical and thermal characterization of SiC power MOSFET,” in Proc. of China Semiconductor Technology International Conference (CSTIC) (Shanghai, China), 9-23, Mar. 2018.  (DOI: 10.1109/CSTIC.2018.8369327)

45. Zuitoku Shin, Shumpei Morita, Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato, “Comparative Study of Delay Degradation Caused by NBTI Considering Stress Frequency Dependence,” in Proc. of Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI)  (Matsue, Japan), pp.194-199, Mar. 2018. [IEEE CEDA All Japan Joint Chapter SASIMI Young Researcher Award]

46. Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato, “Efficient Parameter-Extraction of SPICE Compact Model through Automatic Differentiation,” in Proc. of IEEE International Conference on Microelectronic Test Structures (ICMTS)  (Austin, TX), pp.35-42, Mar. 2018. (DOI: 10.1109/ICMTS.2018.8383759)

47. Zuitoku Shin, Shumpei Morita, Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato, “A Study on NBTI-induced Delay Degradation Considering Stress Frequency Dependence,” in Proc. of International Symposium on Quality Electronic Design (ISQED) (Santa Clara, CA), pp.251-256, Mar. 2018. (DOI: 10.1109/ISQED.2018.8357296)

48. Shumpei Morita, Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato, “Efficient Worst-case Timing Analysis of Critical-Path Delay under Workload-Dependent Aging Degradation,” in Proc. of IEEE/ACM Asia and South Pacific Design Automation Conference (ASP-DAC) (Jeju Island, Korea), pp.631-636, Jan. 2018. (DOI: 10.1109/ASPDAC.2018.8297393)

49. Fakir Sharif Hossain, Tomokazu Yoneda, Michihiro Shintani, Michiko Inoue, and Alex Orailoglu, “Intra-Die-Variation-Aware Side Channel Analysis for Hardware Trojan Detection,” in Proc. of IEEE Asian Test Symposium (ATS) (Taipei, Taiwan), pp.48-53, Nov. 2017. (DOI: 10.1109/ATS.2017.22) 

50. Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato, “Parameter Extraction for MOSFET Current Model Using Backward Propagation of Errors,” in Proc. of IEEE/ACM Workshop on Variability Modeling and Characterization (VMC) (Irvine, CA), Nov. 2017.

51. Michihiro Shintani, Kazunori Kuribara, Yasuhiro Ogasahara, Masayuki Hiromoto, and Takashi Sato, “A Design-analysis Flow Considering Mechanical Stability of Metal Masks for Organic CMOS Circuits,” in Proc. of International Conference on Solid State Devices and Materials (SSDM) (Sendai, Japan), pp.91-92, Sep. 2017. (DOI: 10.7567/SSDM.2017.B-3-05)

52. Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato, “LSTA: Learning-Based Static Timing Analysis for High-Dimensional Correlated On-Chip Variations,” in Proc. of ACM/IEEE Design Automation Conference (DAC) (Austin, TX), 73.3, Jun. 2017. (DOI: 10.1145/3061639.3062280) 

53. Michihiro Shintani, Kazuki Oishi, Rui Zhou, Masayuki Hiromoto, and Takashi Sato, “Device Identification from Mixture of Measurable Characteristics,” in Proc. of IEEE Applied Power Electronics Conference and Exposition (APEC) (Tampa, FL), pp.1001-1006, Mar. 2017. (DOI: 10.1109/APEC.2017.7930818) 

54. Kazuki Oishi, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato, “Input Capacitance Determination of Power MOSFETs from Switching Trajectories,” in Proc. of IEEE International Conference on Microelectronic Test Structures (ICMTS)  (Grenoble, France), pp.87-92, Mar. 2017. (DOI: 10.1109/ICMTS.2017.7954270)

55. Shumpei Morita, Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato, “Comparative Study of Path Selection and Objective Function in Replacing NBTI Mitigation Logic,” in Proc. of International Symposium on Quality Electronic Design (ISQED) (Santa Clara, CA), pp.426-431, Mar. 2017. (DOI: 10.1109/ISQED.2017.7918353) 

56. Yu-Guang Chen, Michihiro Shintani, Takashi Sato, Yiyu Shi, and Shih-Chieh Chang, “Pattern Based Runtime Voltage Emergency Prediction: An Instruction-Aware Block Sparse Compressed Sensing Approach,” in Proc. IEEE/ACM Asia and South Pacific Design Automation Conference (ASP-DAC) (Chiba, Japan), pp.543-548, Jan. 2017. (DOI: 10.1109/ASPDAC.2017.7858380)

57. Michihiro Shintani, Yuchong Sun, Hiroo Sekiya, and Takashi Sato, “A Design Example of Class-E Based Gate Driver for High Frequency Operation of SiC Power MOSFET,” in Proc. of International Symposium on Nonlinear Theory and Its Applications (NOLTA) (Yugawara, Japan), pp.181, Nov. 2016.

58. Rui Zhou, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato, “A Charge Based SiC Power Transistor Model Considering On-State Resistance,” in Proc. of International Symposium on Nonlinear Theory and Its Applications (NOLTA) (Yugawara, Japan), pp.177-180, Nov. 2016.

59. Song Bian, Michihiro Shintani, Zheng Wang, Masayuki Hiromoto, Anupam Chattopadhyay, and Takashi Sato, “Runtime NBTI Mitigation for Processor Lifespan Extension via Selective Node Control,” in Proc. of IEEE Asian Test Symposium (ATS)  (Hiroshima, Japan), pp.234-239, Nov. 2016. (DOI: 10.1109/ATS.2016.31)

60. Shumpei Morita, Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato, “Representative Path Approach for Time-Efficient NBTI Mitigation Logic Replacement," in Proc. of IEEE/ACM Workshop on Variability Modeling and Characterization (VMC) (Austin, TX), Nov. 2016.

61. Michihiro Shintani, Rui Zhou, Kazuki Oishi, Masayuki Hiromoto, and Takashi Sato, “Unique Device Identification Framework for Power MOSFETs Using Inherent Device Variation,” in Proc. of IEEE/ACM Workshop on Variability Modeling and Characterization (VMC) (Austin, TX), Nov. 2016.

62. Takafumi Okuda, Yohei Nakamura, Michihiro Shintani, Takashi Sato, and Takashi Hikihara, “Analysis of Transient Behavior of SiC Power MOSFETs Based on Surface Potential Model and Its Application to Boost Converter,” in Proc. of IEEE Workshop on Wide Bandgap Power Devices and Applications (WiPDA) (Fayetteville, AR), pp.101-104, Nov. 2016. (DOI: 10.1109/WiPDA.2016.7799917)

63. Kazuki Oishi, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato, “Identifications of Thermal Equivalent Circuit for Power MOSFETs through In-Situ Channel Temperature Estimation,” in Proc. of IEEE Workshop on Wide Bandgap Power Devices and Applications (WiPDA) (Fayetteville, AR), pp.308-313, Nov. 2016. (DOI: 10.1109/WiPDA.2016.7799958)

64. Michihiro Shintani, Kazuki Oishi, Rui Zhou, Masayuki Hiromoto, and Takashi Sato, “A Circuit Simulation Model for V-Groove SiC Power MOSFET,” in Proc. of IEEE Workshop on Wide Bandgap Power Devices and Applications (WiPDA) (Fayetteville, AR), pp.286-290, Nov. 2016. (DOI: 10.1109/WiPDA.2016.7799954)

65. Shumpei Morita, Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato, "Path Grouping Approach for Efficient Candidate Selection of Replacing NBTI Mitigation Logic,” in Proc. of Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI) (Kyoto, Japan), pp.225-230, Oct. 2016. [SASIMI2016 Outstanding Paper Award]

66. Kazuki Oishi, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato, “Thermal Circuit Identification of Power MOSFETs through In-Situ Channel Temperature Estimation,” in Proc. of Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI) (Kyoto, Japan), pp.242-247, Oct. 2016.

67. Michihiro Shintani, Yohei Nakamura, Masayuki Hiromoto, Takashi Hikihara, and Takashi Sato, “A Surface-Potential-Based Reverse-Transfer Capacitance Model for Vertical SiC DMOSFET,” in Proc. of International Conference on Solid State Devices and Materials (SSDM) (Tsukuba, Japan), pp.993-994, Sep. 2016.

68. Yohei Nakamura, Michihiro Shintani, Kazuki Oishi, Takashi Sato, and Takashi Hikihara, “A Simulation Model for SiC Power MOSFET based on Surface Potential,” in Proc. of International Conference on Simulation of Semiconductor Processes and Devices 2016 (SISPAD) (Nuremberg, Germany), pp.121-124, Sep. 2016. (DOI: 10.1109/SISPAD.2016.7605162)

69. Song Bian, Michihiro Shintani, Shumpei Morita, Hiromitsu Awano, Masayuki Hiromoto, and Takashi Sato, “Workload-Aware Worst Path Analysis of Processor-Scale NBTI Degradation,” in Proc. of ACM Great Lakes Symposium on VLSI  (GLSVLSI) (Boston, Massachusetts), pp.203-208, May. 2016. (DOI: 10.1145/2902961.2903013)

70. Yohei Nakamura, Michihiro Shintani, Takashi Sato, and Takashi Hikihara, “A High Power Curve Tracer for Characterizing Full Operational Range of SiC Power Transistors,” in Proc. of IEEE International Conference on Microelectronic Test Structures (ICMTS) (Yokohama, Japan), pp.90-94, Mar. 2016. (DOI: 10.1109/ICMTS.2016.7476181)

71. Song Bian, Michihiro Shintani, Zheng Wang, Masayuki Hiromoto, Anupam Chattopadhyay, and Takashi Sato, “Mitigation of NBTI-Induced Timing Degradation in Processor,” in Proc. of ACM International Workshop on Timing Issues in the Specification and Synthesis of Digital Systems (TAU) (Santa Rosa, CA), pp.21-27, Mar. 2016.

72. Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato, “Nonlinear Delay-Table Approach for Full-Chip NBTI Degradation Prediction,” in Proc. of International Symposium on Quality Electronic Design (ISQED) (Santa Clara, CA), pp.307-312, Mar. 2016. (DOI: 10.1109/ISQED.2016.7479219)

73. Michihiro Shintani and Takashi Sato, “Sensorless Estimation of Global Device-parameters Based on Fmax Testing,” in Proc. of IEEE/ACM International Conference on Computer-Aided Design (ICCAD) (San Jose, CA), pp.498-503, Nov. 2014. (DOI: 10.1109/ICCAD.2014.7001397)

74. Michihiro Shintani and Takashi Sato, “An Adaptive Current-Threshold Determination for IDDQ Testing Based on Bayesian Process Parameter Estimation,” in Proc. of IEEE/ACM Asia and South Pacific Design Automation Conference (ASP-DAC) (Yokohama, Japan), pp.614-619, Jan. 2013. (DOI: 10.1109/ASPDAC.2013.6509666) [IEICE VLD Excellent Student Author Award for ASP-DAC 2013]

75. Michihiro Shintani and Takashi Sato, “Adaptive Current-Threshold Determination for Accurate IDDQ Testing,” in Proc. of IEEE/ACM Workshop on Variability Modeling and Characterization (VMC) (San Jose, CA), Nov. 2012.

76. Michihiro Shintani and Takashi Sato, “A Bayesian-Based Process Parameter Estimation Using IDDQ Current Signature,” in Proc. of IEEE VLSI Test Symposium (VTS) (Maui, Hawaii), pp.86-91, Oct. 2012. (DOI: 10.1109/VTS.2012.6231085)

77. Michihiro Shintani and Takashi Sato, “Getting the Most Out of IDDQ Testing -A Cost-free Process Parameter Estimation through Bayes’ Theorem-,” in Proc. of IEEE/ACM Workshop on Variability Modeling and Characterization (VMC) (San Jose, CA), Nov. 2011.

78. Takumi Uezono, Tomoyuki Takahashi, Michihiro Shintani, Kazumi Hatayama, Kazuya Masu, Hiroyuki Ochi, and Takashi Sato, “Path clustering for adaptive test,” in Proc. of IEEE VLSI Test Symposium (VTS) (Santa Cruz, CA), pp.15-20, Apr. 2010. (DOI: 10.1109/VTS.2010.5469626)

79. Takumi Uezono, Tomoyuki Takahashi, Michihiro Shintani, Kazumi Hatayama, Kazuya Masu, Hiroyuki Ochi, and Takashi Sato, “Scan based process parameter estimation through path-delay inequalities,” in Proc. of IEEE International Symposium on Circuits, and Systems (ISCAS) (Paris, France), pp.3553-3556, Mar. 2010. (DOI: 10.1109/ISCAS.2010.5537813)

80. Michihiro Shintani, Takumi Uezono, Tomoyuki Takahashi, Hiroyuki Ueyama, Takashi Sato, Kazumi Hatayama, Takashi Aikyo, and Kazuya Masu, “An Adaptive Test for Parametric Faults Based on Statistical Timing Information,” in Proc. of IEEE Asian Test Symposium (ATS) (Taichung, Taiwan), pp.151-156, Nov. 2009. (DOI: 10.1109/ATS.2009.90)

81. Tomoyuki Takahashi, Takumi Uezono, Michihiro Shintani, Kazuya Masu, and Takashi Sato, “On-Die Parameter Extraction from Path-Delay Measurements,” in Proc. of IEEE Asian Solid-State Circuits Conference (A-SSCC) (Taipei, Taiwan), pp.101-104, Nov. 2009. (DOI: 10.1109/ASSCC.2009.5357189)

82. Masayuki Arai, Akifumi Suto, Kazuhiko Iwasaki, Katsuyuki Nakano, Michihiro Shintani, Kazumi Hatayama, and Takashi Aikyo, “Small Delay Fault Model for Intra-Gate Resistive Open Defects,” in Proc. of IEEE VLSI Test Symposium (VTS) (Santa Cruz, CA), pp.27-32, May. 2009. (DOI: 10.1109/VTS.2009.25)

83. Michihiro Shintani, Toshimasa Ohara, Hideyuki Ichihara, and Tomoo Inoue, “A Huffman-Based Coding with Efficient Test Application,” in Proc. of IEEE/ACM Asia and South Pacific Design Automation Conference (ASP-DAC) (Shanghai, China), pp.75-78, Jan. 2005. (DOI: 10.1109/ASPDAC.2005.1466133)

84. Hideyuki Ichihara, Masakuni Ochi, Michihiro Shintani, and Tomoo Inoue, “A Test Decompression Scheme for Variable-Length Coding,” in Proc. of IEEE Asian Test Symposium (ATS) (Kenting, Taiwan), pp.426-431, Nov. 2004. (DOI: 10.1109/ATS.2004.17)

85. Michihiro Shintani, Toshimasa Ohara, Hideyuki Ichihara, and Tomoo Inoue, “A Test Compression Algorithm for Reducing Test Application Time,” in Proc. of IEEE Workshop on RTL and High Level Testing (WRTLT) (Osaka, Japan), pp.53-58, Nov. 2004. [IEEE WRTLT 2004 Best Paper Award]

86. Hideyuki Ichihara, Michihiro Shintani, Toshimasa Ohara, and Tomoo Inoue, “Test Response Compression Based on Huffman Coding,” in Proc. of IEEE Asian Test Symposium (ATS) (Xian, China), pp.446-449, Nov. 2003. (DOI: 10.1109/ATS.2003.1250854)

Peer Reviewed Domestic Conference Papers

1. 冨永孝太郎, 松尾亮祐, 御堂義博, 三浦典之, 新谷道広, 塩見準, "低温・低電圧動作による CMOS インバータの3値論理特性", 情報処理学会DAシンポジウム, pp.100-105, 2024年8月.

2. 石川貴大, 横大路弘成, 御堂義博, 三浦典之, 新谷道広, 塩見準, "細粒度電源ドメイン分割によるハードウェアトロイ検出の高精度化", 情報処理学会DAシンポジウム, pp.8-13, 2024年8月.

3. 井阪友哉, 新谷道広, 井上美智子, “網羅的最近傍残差解析に基づく教師なし再利用FPGA検出”, 回路とシステムワークショップ (於 オンライン), pp.207-212, 2021年8月. [第34回 回路とシステムワークショップ奨励賞]

4. 大島國弘, 齋藤成晃, 新谷道広, 栗原一徳, 小笠原泰弘, 佐藤高史, “有機薄膜トランジスタの実測に基づくバイアス・ストレス劣化の要因とモデル化に関する検討”, 情報処理学会DAシンポジウム (於 石川県加賀市山代温泉 ゆのくに天祥), pp. 214-219,  2019年8月.

5. 齊藤成晃, 新谷道広, 栗原一徳, 小笠原泰弘, 廣本正之, 佐藤高史, “有機トランジスタによるBuskeeper PUFの試作と連続測定のためのリセット回路の検討”, 回路とシステムワークショップ (於 北九州国際会議場), pp. 54-59, 2018年5月.

6. 大石一輝, 新谷道広, 廣本正之, 佐藤高史, “特性測定に基づくパワーデバイスの自己発熱モデルを利用した電力変換回路の電気・熱連成解析”, 回路とシステムワークショップ (於 北九州国際会議場), pp.105-110, 2017年5月.

7. 新瑞徳, 森田俊平, 新谷道広, 廣本正之, 佐藤高史, “トランジスタ劣化の永続・回復可能成分を考慮したしきい値電圧変動の時間依存モデル”, 回路とシステムワークショップ (於 北九州国際会議場), pp.208-213, 2017年5月.

8. 辺松, 新谷道広, 廣本正之, 佐藤高史, “機械学習による経年劣化タイミング解析手法”, 情報処理学会DAシンポジウム (於 石川県加賀市山代温泉 ゆのくに天祥), pp.44-49, 2016年9月. [DAシンポジウム2016 優秀発表学生賞]

9. 辺松, 新谷道広, 森田俊平, 粟野皓光, 廣本正之, 佐藤高史, “信号確率伝播に基づくプロセッサのためのNBTI起因最大遅延パスの抽出”, 回路とシステムワークショップ (於 北九州国際会議場), pp.30-35, 2016年5月.

10. 森田俊平, 辺松, 新谷道広, 廣本正之, 佐藤高史, “代表パス抽出による劣化緩和セル置換箇所の高速な選択手法”, 回路とシステムワークショップ (於 北九州国際会議場), pp.36-41, 2016年5月.

11. 大石一輝, 新谷道広, 廣本正之, 佐藤高史, “パッケージの熱伝達特性推定に基づく自己発熱考慮パワーMOSFETモデル”, 回路とシステムワークショップ (於 北九州国際会議場), pp.273-278, 2016年5月.

12. 周瑞, 新谷道広, 廣本正之, 佐藤高史: “ゲート電圧依存性を考慮した縦型SiCパワーMOSFETのボディダイオードモデル”, 回路とシステムワークショップ (於 北九州国際会議場), pp.279-284, 2016年5月.

13. Song Bian, Michihiro Shintani, Masayuki Hiromoto, and Takashi Sato, “Fast Estimation on NBTI-Induced Delay Degradation Based on Signal Probability”, 情報処理学会DAシンポジウム (於 石川県加賀市山代温泉 ゆのくに天祥), pp.181-186, 2015年8月.

Technical Reports and Others

1. 松本和希, 高山創, 古田潤, 小林和淑, 新谷道広, "個々の SiC MOSFET のモデル化に基づく 特性ばらつきを考慮した回路シミュレーション", 電気学会 半導体電力変換研究会, SPC-24-181, pp.19-24, 2024年11月. [電気学会 電子デバイス・半導体電力変 換合同研究会 学生奨励賞]

2. 岩崎哲朗, 佐藤高史, 新谷道広, "スパースガウス過程回帰に基づく極低温トランジスタ電流モデリング",  電子情報通信学会技術研究報告 (VLSI設計技術研究会), VLD2024-58, pp.177-182, 2024年11月. [電子情報通信学会VLD研究会 優秀技術報告賞] [SLDM研究会 優秀発表賞]

3. 岩崎哲朗, 佐藤高史, 新谷道広, "スパースガウス過程回帰に基づく極低温CMOSコンパクトモデリング",  情報処理学会 SLDM研究発表会 (SLDM WIP Forum 2024), 2024年11月. [IEEE CASS Kansai Chapter Best Student Presentation Award]

4. 五枝大典, 中村友紀, 梶山賀生, 栄木誠, 高山創, 佐藤高史, 新谷道広, "同一ロット内のウェハ間特性の類似性を考慮したガウス過程回帰に基づくLSI良品判定手法", 情報処理学会 SLDM研究発表会 (SLDM WIP Forum 2024), 2024年11月.

5.  高谷彩乃, 中島隆一, 塩見準, 新谷道広, "低温環境下で動作するハードウェアトロイの試作評価", 情報処理学会 SLDM研究発表会 (SLDM WIP Forum 2024), 2024年11月.

6. 谷口真, 新谷道広, "65nmバルクトランジスタを用いた極低温環境下におけるBSIM4の評価", 電子情報通信学会技術研究報告 (VLSI設計技術研究会), VLD2024-11, pp.57-62, 2024年7月.

7. 平田晟生, 小林和淑, 新谷道広, 古田 潤, "ブートストラップ回路が不要なGaN HEMT向けゲートドライバ", 電気学会全国大会, p.4-008, 2024年3月.

8. 浦田涼雅, 篠田太陽, 木村睦, 新谷道広, "ガウス過程回帰に基づく薄膜強誘電体メムキャパシタのモデル化と評価 ", 電子情報通信学会技術研究報告 (VLSI設計技術研究会), VLD2023-128, pp.151-156, 2024年2月. [電子情報通信学会VLD研究会 優秀技術報告賞] [IEEE CEDA All Japan Joint Chapter Academic Research Award]

9. 浦田涼雅, 木村睦, 新谷道広, "機械学習に基づく薄膜メムキャパシタのモデル化に関する一考察"  情報処理学会 SLDM研究発表会 (SLDM WIP Forum 2023), 2023年11月. [情報処理学会 SLDM WIP最優秀賞]

10. 高谷彩乃, 新谷道広, "転移学習を用いた自己符号化器による逐次見逃し故障 LSI 検出", 電子情報通信学会技術研究報告 (VLSI設計技術研究会), VLD2023-4, pp.16-21, 2023年7月.

11. 岩崎哲朗, 新谷道広, "誤り検出と冗長救済によるメモリスタ超次元コンピューティング推論アクセラレータの長寿命化", 電子情報通信学会技術研究報告 (VLSI設計技術研究会), VLD2023-5, pp.22-27, 2023年7月.

12. 武久拓未, 高橋岳大, 古田潤, 新谷道広, 小林和淑, "誤点弧防止とデッドタイム損失低減を両立する GaN HEMT 向け3レベルゲートドライバ", 電気学会全国大会, p.4-023, 2023年3月.

13. 熊田翔, 西谷洋太, 古田潤, 小林和淑, 新谷道広, "スイッチング波形に基づくドレイン-ソース間容量特性の測定手法に関する検討", 電気学会全国大会, p.4-002, 2023年3月.

14. 西谷洋太, 新谷道広, “回路設計者によるパワーMOSFETモデリングメソドロジ” 電気学会 半導体電力変換研究会, SPC-23-133, 2022年3月.

15. 井阪友哉, 坂口生有, 井上美智子, 新谷道広, "低消費電力デバイスのためのプログラマブルな二値超次元計算アクセラレータ", 電子情報通信学会技術研究報告 (VLSI設計技術研究会), VLD2022-76, pp.19-24, 2023年3月.  [IEEE CEDA All Japan Joint Chapter Academic Research Award]

16. 新谷悠太, 井上美智子, 新谷道広, "ガウス過程を用いた機械学習に基づくメモリスタモデリングの高速化", 電子情報通信学会技術研究報告 (VLSI設計技術研究会), VLD2022-75, pp.13-18, 2023年3月.

17. 五枝大典, 中村友紀, 梶山賀生, 栄木誠, 新谷道広, "ガウス過程回帰に基づくLSI テストにおける適応的良品判定基準決定手法", 電子情報通信学会技術研究報告 (VLSI設計技術研究会), VLD2022-74, pp.7-12, 2023年3月.

18. 廣江達也, ミアリアーズウルハック, 新谷道広, "ガウス過程を用いたウェハーレベル特性モデル化手法のカーネル関数選択に関する実験的検討", 電子情報通信学会ソサエティ大会, 2022年9月.

19. 新谷悠太, 新谷道広, 山口賢一, 岩田大志, 井上美智子, "メモリスタ素子の統計的モデルパラメータ抽出に関する検討" 電子情報通信学会総合大会, A-6-9, p.50, 2022年3月.

20. 西谷洋太, 新谷道広, 井上美智子, 佐藤高史, “高精度な過渡解析に向けたスイッチング波形によるパワー MOSFET のゲート入力容量測定手法” 電気学会 半導体電力変換研究会, SPC-22-064, pp.89-94, 2022年3月. [電気学会産業応用部門優秀論文発表賞 2022 受賞]

21. 長尾匠真, 新谷道広, 山口賢一, 岩田大志, 中村友紀, 梶山賀生, 栄木誠, 井上美智子, "製造装置に起因する不連続な特性ばらつきを考慮したウェハ空間特性ばらつきモデル化" 電子情報通信学会技術研究報告 (VLSI設計技術研究会), VLD2021-VLD2021-92, pp.87-92, 2022年3月.

22. ミアリアーズウルハック, 新谷道広, “RF 回路の同時測定におけるウェハー面上ダイ特性ばらつきモデル化”, 電子情報通信学会技術研究報告 (VLSI設計技術研究会) (於 オンライン), VLD2021-42, pp. 144-149, 2021年12月.

23. 井阪友哉, 新谷道広, アフメドフォイサル, 井上美智子: “自己参照に基づく直接密度比推定を用いた教師なし再利用FPGA検出”, 電子情報通信学会技術研究報告 (ディペンダブルコンピューティング研究会) (於 オンライン), DC2020-90, pp.61-66, 2021年3月. [電子情報通信学会ディペンダブルコンピューティング研究会 2020年度 若手優秀講演賞]

24. 石坂守, 新谷道広, 井上美智子: “チェックサムとオンラインテストによるメモリスタニューラルネットワークの耐故障設計”, 電子情報通信学会技術研究報告(VLSI設計技術研究会) (於 沖縄県青年会館),  VLD2019-112, pp.107-112, 2020年3月.

25. 新谷道広, アフメドフォイサル, 井上美智子: “網羅的パス解析による高精度な再利用FPGA検出手法”, 電子情報通信学会技術研究報告(ディペンダブルコンピューティング研究会) (於 機会振興会館),  DC2019-96, pp.61-66, 2020年2月. [電子情報通信学会ディペンダブルコンピューティング研究会 2019年度 最優秀講演賞]

26. Romain Chicoix, Michihiro Shintani, Kouichi Kumaki, and Michiko Inoue, “Improvement of Variational Autoencoder Based Test Escape Detection through Image Transformation”, 電子情報通信学会技術研究報告(VLSI設計技術研究会) (於 愛媛県男女共同参画センター),  VLD201T9E-C31H, pp.13-18, 2019年11月.

27. 上田葵, 新谷道広, 岩田大志, 山口賢一, 井上美智子, “自動微分を用いた SPICE モデルパラメータ抽出環境の構築”, 電子情報通信学会技術研究報告(VLSI設計技術研究会) (於 沖縄県青年会館),  VLD2018-117, HWS-2018-80, pp.145-150, 2019年2月.

28. Foisal Ahmed, Michihiro Shintani, and Michiko Inoue, “An Efficient Approach to Recycled FPGA Detection Using WID Variation Modeling”, 電子情報通信学会技術研究報告(ディペンダブルコンピューティング研究会) (於 機械振興会館), DC2017-77, pp.37-42, 2019年2月.

29. 三野智貴, 新谷道広, 井上美智子, “製造検査時における組込み自己テスト回路を利用した効率的なPUF回路のチャレンジレスポンス対の生成と評価”, 電子情報通信学会技術研究報告(ディペンダブルコンピューティング研究会) (於 機械振興会館), DC2017-75, pp. 25-30, 2019年2月.

30. Michihiro Shintani, Kouichi Kumaki, and Michiko Inoue, “Variational Autoencoder-Based Efficient Test Escape Detection”, 電子情報通信学会技術研究報告(ディペンダブルコンピューティング研究会) (於 機械振興会館), DC2018-72, pp.7-12, 2019年2月.

31. 石坂守, 新谷道広, 井上美智子, “重み推定によるメモリスタニューラルネットワークの信頼性向上の試み”, 電子情報通信学会技術研究報告(ディペンダブルコンピューティング研究会) (於 サテライトキャンパスひろしま), VLD2018-50, DC2018-36, pp.83-88, 2018年12月.

32. 石坂守, 新谷道広, 井上美智子, “メモリスタニューラルネットワークにおける縮退故障による識別性能への影響”, 電子情報通信学会総合大会 (於 東京電機大学), D-10-4, P.58, 2018年3月.

33. 石坂守, 新谷道広, 井上美智子, “メモリスタ論理による誤り訂正符号回路の設計と評価”, 電子情報通信学会技術研究報告(ディペンダブルコンピューティング研究会) (於 隠岐の島文化会館), CPSY2017-146, DC2017-102, pp.257-262, 2018年3月. [電子情報通信学会ディペンダブルコンピューティング研究会 2017年度 最優秀講演賞]

34. Fakir Sharif Hossain, Tomokazu Yoneda, Michihiro Shintani, Michiko Inoue, and Alex Orailoglu: “A Golden-Free Hardware Trojan Detection Technique Considering Intra-Die Variation,” 電子情報通信学会技術研究報告(ディペンダブルコンピューティング研究会) (於 機械振興会館), DC2017-84, pp.43-48, 2018年2月.

35. 大石一輝, 新谷道広, 廣本正之, 佐藤高史, “汎用ゲートドライバICを利用したパワーMOSFETの3レベルアクティブゲート駆動回路”, 電気学会研究会資料(半導体電力変換回路研究会) (於 鹿児島大学 稲盛会館), EDD-17-69, SPC-17-168, pp.93-98, 2017年11月. [電気学会 電子デバイス・半導体電力変 換合同研究会 学生奨励賞] [電気学会技術委員会奨励賞]

36. Zhaoxing Qin, 新谷道広, 廣本正之, 栗原一徳, 小笠原泰弘, 佐藤高史, “有機トランジスタCMOS回路製造のためのメタルマスクの要素設計ルールに関する一検討”, 電子情報通信学会ソサイエティ大会 (於 東京都市大学), A-6-9, P.52, 2017年9月.

37. ドーファンベンジャミン, 大石一輝, 新谷道広, 廣本正之, 佐藤高史, “特性曲線を特徴ベクトルとした機械学習によるパワーデバイスの個体識別”, 電気学会研究会資料(半導体電力変換回路研究会) (於 機械振興会館), SPC-17-108, pp.19-24, 2017年7月.

38. ドーファンベンジャミン, 大石一輝, 新谷道広, 廣本正之, 佐藤高史, “プロッタを利用したディスクリートパワーデバイスの自動測定装置”, 電気学会研究会資料(半導体電力変換回路研究会) (於 札幌コンベンションセンター), SPC-17-103, pp.19-24, 2017年6月.

39. 大石一輝,  新谷道広, 廣本正之, 佐藤高史, “スイッチング波形を利用したパワーMOSFETの入力容量測定とモデル化”, 電気学会研究会資料(半導体電力変換回路研究会) (於 九州工業大学 戸畑キャンパス), EDD-16-059, SPC-16-146, pp.75-80, 2016年11月. [電気学会 電子デバイス・半導体電力変換合同研究会 学生奨励賞][IEEE PELS Japan Young Engineer Award]

40. 齊藤成晃, 新谷道広, 小笠原泰弘, 廣本正之, 佐藤高史, “有機トランジスタにおける漏れ電流特性のモデル化”, 電子情報通信学会ソサイエティ大会 (於 北海道大学), C-13-4, p.94, 2016年9月.

41. 忻瑞徳, 森田俊平, 新谷道広, 廣本正之, 佐藤高史, “NBTIによるしきい値電圧変動のストレス確率依存性の評価”, 電子情報通信学会ソサイエティ大会 (於 北海道大学), A-6-2, p.65, 2016年9月.

42. 新谷道広, 大石一輝, 周瑞, 廣本正之, 佐藤高史, “V溝構造SiCパワーMOSFETの静特性モデル化に関する一考察”, 電子情報通信学会ソサイエティ大会 (於 北海道大学), A-1-36, p.36, 2016年9月.

43. 大石一輝, 新谷道広, 廣本正之, 佐藤高史, “PWM電力制御によるパワーデバイスの熱伝達特性測定”, 電子情報通信学会ソサイエティ大会 (於 北海道大学), A-1-35, p.35, 2016年9月.

44. 奥田貴史, 中村洋平, 新谷道広, 佐藤高史, 引原隆士, “表面ポテンシャルモデルを用いたSiCパワーMOSFETの過渡解析および昇圧回路への応用”, 電気学会産業応用部門大会 (於 群馬大学 荒牧キャンパス), LA-1, 1-10, pp.I-31--I-32, 2016年8月.

45. 新谷道広, 孫宇チョン, 関屋大雄, 佐藤高史, “零電圧スイッチング動作に基づくゲートドライバのための設計解析式の検討”, 電気学会研究会資料(半導体電力変換回路研究会) (於 機械振興会館), SPC-16-99, pp.77-82, 2016年7月.

46. 新谷道広, 廣本正之, 佐藤高史, “表面電位に基づくSiCパワーMOSFETモデルを用いたE級増幅器の回路シミュレーションに関する検討”, 電気学会全国大会講演論文集 (於 東北大学 川内キャンパス), Vol.4, p.20, 2016年3月.

47. 新谷道広, 中村洋平, 廣本正之, 引原隆士, 佐藤高史, “SiCパワーMOSFETにおける帰還容量の測定とモデル化”, 電気学会研究会資料(半導体電力変換回路研究会) (於 アオーレ長岡), SPC-15-201, HCA-15-070, VT-15-041, pp.41-46, 2015年12月.

48. 周瑞, 新谷道広, 廣本正之, 佐藤高史, “電荷基準モデルに基づく縦型SiCパワーMOSFETのトランジスタモデル”, 電気学会研究会資料(半導体電力変換回路研究会) (於 長崎歴史文化博物館), EDD-15-83, SPC-15-165, pp.107-112, 2015年10月.

49. 大石一輝, 新谷道広, 廣本正之, 佐藤高史, “SiCパワーMOSFET寄生ダイオードのPN接合ダイオードモデルを用いたモデル化”, 電子情報通信学会ソサイエティ大会 (於 東北大学 川内キャンパス), A-1-2, p.2, 2015年9月. 

50. 森田俊平, 辺松, 新谷道広, 廣本正之, 佐藤 高史, “プロセッサのNBTI劣化緩和法における劣化抑止制御回路の置換箇所削減に関する一検討”, 電子情報通信学会ソサイエティ大会 (於 東北大学 川内キャンパス), A-3-10, p.55, 2015年9月.

51. 周瑞, 新谷道広, 廣本正之, 佐藤高史, “電荷基準モデルに基づく縦型SiCパワーMOSFETの電流特性モデル化の検討”, 電子情報通信学会ソサイエティ大会 (於 東北大学 川内キャンパス), A-1-1, p.1, 2015年9月. 

52. 新谷道広, 廣本正之, 佐藤高史, “パワーMOSFETデバイスモデルに向けた自動モデルパラメータ決定手法に関する一検討”, 電気学会全国大会講演論文集 (於 東京都市大学 世田谷キャンパス), Vol.4, p.2, 4-002, 2015年3月.

53. 辺松, 新谷道広, Zheng Wang, 廣本正之, Anupam Chattopadhyay, 佐藤高史, “命令セットアーキテクチャによる劣化抑止ゲート制御を用いたプロセッサNBTI劣化緩和手法”, 電子情報通信学会技術研究報告(VLSI設計技術研究会) (於 沖縄県青年会館), Vol.114, No.476, VLD2014-161, pp.49-54, 2015年3月. 

54. 新谷道広, 佐藤高史, “最大動作周波数テストの枠組みを用いたデバイスパラメータ推定手法”, 電子情報通信学会技術研究報告(ディペンダブルコンピューティング研究会) (於 機械振興会館), Vol.113, No.430, DC2013-85, pp.37-42, 2014年2月. 

55. 新谷道広, 佐藤高史, “パラメータ推定に基づくIDDQ 電流しきい値決定のオンラインテストに向けた高速化”, 電子情報通信学会技術研究報告(VLSI設計技術研究会) (於 沖縄県青年会館), pp.7-12, 2013年3月.

56. 新谷道広, 佐藤高史, “IDDQ 電流による大域プロセスばらつきの推定手法”, 電子情報通信学会技術研究報告(ディペンダブルコンピューティング研究会) (於 別府国際コンベンションセンター), pp.1-6, 2012年3月. 

57. 新谷道広, 佐藤高史, “プロセスばらつき推定に基づくIDDQテスト良品判定基準決定の試み”, 電子情報通信学会技術研究報告(ディペンダブルコンピューティング研究会) (於 機械振興会館), pp.49-54, 2012年2月.

58. 新谷道広, 畠山一実, 相京隆, “統計的タイミング解析を用いたばらつき考慮テストメソドロジ”, 電子情報通信学会技術研究報告(ディペンダブルコンピューティング研究会) (於 機械振興会館), pp.21-26, 2011年2月.

59. 上薗巧, 高橋知之, 植山寛行, 新谷道広, 佐藤高史, 相京隆, 益一哉, “適応型テストにおけるクリティカルパスのクラスタリング手法”, 電子情報通信学会総合大会 (於 愛媛大学), D-10-17, 2009年3月.

60. 新谷道広, 高橋知之, 植山寛行, 上薗巧, 畠山一実, 佐藤高史, 相京隆, 益一哉, “統計的タイミング情報に基づく適応型テスト”, 電子情報通信学会総合大会 (於 愛媛大学), D-10-16, 2009年3月.

61. 新井雅之, 周藤明史, 岩崎一彦, 中野勝幸, 新谷道広, 畠山一実, 相京隆, “ゲート内抵抗性オープン欠陥に対する微小遅延故障モデル”, 電子情報通信学会技術研究報告(ディペンダブルコンピューティング研究会) (於 機械振興会館), pp.43-48, 2009年2月.

62. 新谷道広, 越智正邦, 市原英行, 井上智生, “テスト圧縮・展開手法におけるバッファ付き展開器について”, 電子情報通信学会技術研究報告(集積回路研究会) (於 機械振興会館), pp.35-40, 2005年1月.

63. 越智正邦, 新谷道広, 市原英行, 井上智生, “テスト展開器のオーバーヘッド削減のためのテストベクトルの並べ替えについて”, 電子情報通信学会技術研究報告(ディペンダブルコンピューティング研究会) (於 機械振興会館), pp.41-46, 2004年2月.

64. 新谷道広, 市原英行, 井上智生, “ハフマン符号に基づくテストデータ展開機構について”, 電気学会電子・情報・システム部門大会講 (於 秋田大学), pp.602-608, 2003年8月.

65. 小原敏敬, 新谷道広, 市原英行, 井上智生, 田村秋雄, “ハフマン符号に基づくテスト実行のためのテスト圧縮について”, 電子情報通信学会技術研究報告(ディペンダブルコンピューティング研究会) (於 機械振興会館), pp.67-72, 2003年2月.

66. 新谷道広, 小原敏敬, 市原英行, 井上智生, 田村秋雄, “ハフマン符号を用いたテスト応答圧縮について”, 電子情報通信学会技術研究報告(VLSI設計技術研究会) (於 ラフォーレ琵琶湖), pp.35-40, 2002年11月.

Invited talks and articles

1. Michihiro Shintani and Takashi Sato, "(Invited) Redefining Outliers for On-Wafer Electrical Testing," in Proc. of ACM/IEEE International Symposium on Machine Learning for CAD (MLCAD), (Snowbird, Utah), Sept. 2024. (DOI:10.1145/3670474.3689186)

2. 新谷道広, "エッジAIによる集積回路検査の高精度化と高効率化の両立" エッジAI イニシアチブ 2024, 2024年6月.

3. 木村睦, 宮戸祐治, 新谷道広, 藤井茉美, 曲勇作, 河西秀典, 松田時宜, “酸化物半導体によるAIコンピューティングの最前線”, 応用物理学会春季学術講演会, 2023年3月.

4. Takuma Nagao, Tomoki Nakamura, Masuo Kajiyama, Makoto Eiki, Michiko Inoue, and Michihiro Shintani, "[Memorial Lecture]  Wafer-Level Characteristic Variation Modeling Considering Systematic Discontinuous Effects" 電子情報通信学会技術研究報告 (VLSI設計技術研究会), VLD2022-91, p. 109, 2022年3月.

5. 新谷道広, “[招待講演] 統計学と機械学習による集積回路テストの効率化”, 電気関係学会関西連合大会, 2022年11月.

6. Michihiro Shintani, "Future prospective of our community. What we can do and what we should do?"  Invited Panelist, IEEE Asian Test Symposium, Nov. 2021.

7. 佐藤高史, 塚本裕貴, 辺松, 新谷道広, “[招待講演] 統計的回路シミュレーションのための 非正規分布モデルパラメータの生成”, 電子情報通信学会技術研究報告(シリコン材料・デバイス研究会), 2021年11月.

8. Michihiro Shintani and Takashi Sato,  “Investigation of BTI-induced Threshold Voltage Shift for Power MOSFETs during Switching Operation,” in Proc. International Symposium on 3D Power Electronics Integration and Manufacturing (3D-PEIM), Jun. 2021. (DOI: 10.1109/3D-PEIM49630.2021.9497260)

9. Michihiro Shintani, "Recycled FPGA detection using exhaustive fingerprinting characterization," The 15th D2T Symposium, The University of Tokyo, Sep. 2020. (link)

10. 新谷道広, "統計学・機械学習を用いた集積回路検査の効率化と高精度化", 一般社団法人 電子情報技術産業協会（JEITA）エネルギーマネージメント・材料デバイス技術分科会, 2020年9月. (link)

11. 新谷道広, “電気と熱の同時解析のポイント、モデルのパラメーターをデバイスに合わせる”, パワーデバイスを安心・安全に使う勘所, 日経xTech, 2020年1月. (link)

12. 新谷道広, “SiC MOSFETのスイッチ素子を使いこなす、カギ握る容量特性のモデル化”, パワーデバイスを安心・安全に使う勘所, 日経xTech, 2019年12月. (link)

13. 新谷道広, “電気自動車時代のSiCパワエレ開発、電気と熱 の同時解析で回路の信頼性向上”, パワーデバイスを安心・安全に使う勘所, 日経xTech, 2019年12月. (link)

14. 新谷道広, “回路シミュレーションを用いた 設計最適化のすゝめ”, 一般社団法人パワーデバイス・イネーブリング協会 会報誌 巻頭言, 2019年8月.

15. Takashi Sato, Kazuki Oishi, Masayuki Hiromoto, and Michihiro Shintani, “Electrical and thermal characterization of SiC power MOSFET,” in Proc. of China Semiconductor Technology International Conference (CSTIC), Invited talk, Mar. 2018.

16. 新谷道広, 佐藤高史, 平成29年度 京都地域スーパークラスタープログラム, 第2回 回路・システム研究開発グループ研究会 (於 京都リサーチパーク), 2017年11月.

17. 佐藤高史, 大石一輝, 廣本正之, 新谷道広, “[招待講演] SiCパワーMOSFETの特性測定とモデル化”, 電子情報通信学会技術研究報告(シリコン材料・デバイス研究会) (於 機械振興会館), Vol.117, No.290, SDM2017-65, pp.21-26, 2017年11月.

18. 佐藤高史, 大石一輝, 新谷道広, 廣本正之, “回路シミュレーションによる電力変換回路の熱・電気連成解析を目指して —自己発熱を考慮したパワーMOSFETのモデリング—”, 回路とシステムワークショップ (於 北九州国際会議場), pp.99-104, 2017年5月.

19. Michihiro Shintani, “A Variability-Aware Adaptive Test Flow for Test Quality Improvement,” IEEE Milestone Pre-Event, (Kyoto University), Kyoto, Japan, May. 2015.

20. 新谷道広,  佐藤高史, “[招待講演] An Adaptive Current-Threshold Determination for IDDQ Testing Based on Bayesian Process Parameter Estimation,” 電子情報通信学会技術研究報告(VLSI設計技術研究会) (於 沖縄県青年会館), Vol. 112, no. 451, VLD2012-152, p. 91, 2013年3月.

Awards

1. 電子情報通信学会VLSI設計技術研究専門委員会  2023年度 優秀技術報告賞

2. キオクシア奨励研究2022年度システム部門 優秀研究賞 キオクシア株式会社

3. 電子情報通信学会ディペンダブルコンピューティング研究会 2019年度 研究会最優秀講演賞

4. Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI) 2016 Outstanding paper award

5. 第11回IEEE関西支部学生研究奨励賞

6. IEICE VLD Excellent Student Author Award for ASP-DAC 2013

7. IEEE WRTLT 2004 Best Paper Award