Research

隨著CMOS製程與無線網路技術的進步，現今高階可攜式消費性電子產品（例如智慧型手機等）已經朝向高效能、多功能的異質多核心運算架構發展。

然而異質多核心系統運作時需要消耗大量的功率與能量，在電池容量有限的情況下，如何使用有效的低功率設計技術來降低功率消耗，已經成為設計消費性電子產品晶片時最重要的課題之一。

本實驗室的主要研究方向是根據所要設計的晶片系統之特性，研究、發展並實現各種較高抽象層次（邏輯/電路層次以上）的低功率技術，以大幅降低晶片系統所需要的功率消耗，達到低功率設計的要求。此外，設計低功率晶片系統必需擁有準確且快速的功率評估方法和電腦輔助設計工具方能完成。

所以，如何快速且準確地分析與評估晶片系統的功率消耗以及發展適當的電腦輔助設計工具以協助低功率設計是本實驗室另一個重要的研究方向。  

本實驗室近年來設計之晶片系統及發展之相關技術簡述如下：

圖形處理器具有優異的浮點運算效能以及平行化運算能力，再加上可程式化能力與日俱增，因此成為異質多核心運算架構中不可或缺的一員，用以提升整體系統的運算效能。

然而圖形處理器運作時相當耗電，因此本實驗室針對圖形處理器提出有效的電源管理方案，用於降低它的功率與能量消耗。

電源管理方案包含工作量預測與動態電壓頻率調整、時脈閘控、可變精確度運算等技術。

可變精確度運算不僅可以降低圖形處理器中運算單元的功率與能量消耗，也可以降低暫存器、記憶體甚至匯流排的功率與能量消耗，使得圖形處理器在高工作量以及高效能運作時，仍然可以降低圖形處理器的功率與能量消耗。  

RSA密碼系統為近年來使用最廣泛的公開金鑰密碼系統之一，而模指數運算是RSA密碼系統的核心運算。

因此，目前已經發展出許多快速模指數演算法與對應的硬體電路以提升大量資料的加解密速度，其中適合使用硬體實現之Montgomery模數乘法演算法便成為進行高速模指數運算的最佳選擇之一。

然而，近年來所提出的改良型Montgomery模數乘法演算法與對應電路設計皆以提升加解密的速度為主要目標，但是在以電池為主要電源的可攜式裝置中，過度的能量消耗將產生散熱問題並且縮短電池的使用時間。

本實驗室詳細研究RSA密碼系統中的模指數運算演算法與Montgomery模數乘法演算法，並且發展與設計出多種具有低功耗及高效能特性的Montgomery模數乘法演算法、模指數運算演算法以及他們對應的硬體電路，使得RSA密碼系統電路更適合使用於具有低功耗需求的可攜式電子產品中。

第四代行動通訊採用去尾迴旋碼（Tail-Biting Convolutional Code）作為通道編碼標準之一，因為它不但擁有良好的錯誤更正能力並且可以維持較高的碼率。

然而，去尾迴旋碼維特比解碼演算法比傳統維特比解碼演算法具有更高的複雜度與運算量，因此其硬體電路也會消耗更多的功率與能量。

本實驗室研究發展適用於去尾迴旋碼系統的錯誤偵測方法和錯誤補償方法以及它們的硬體電路，並且與去尾迴旋碼維特比解碼器電路加以整合，完成具有錯誤偵測能力和錯誤補償能力的去尾迴旋碼低功耗維特比解碼器，進一步降低去尾迴旋碼維特比解碼器的功率消耗。