Search this site
Embedded Files
NDL
  • 홈
  • NDL
    • 연구실소개
    • 구성원소개
    • 연구실 사진첩
    • 연구실위치
  • Research
    • 연구방향
    • 장비현황
  • Patents and Publications
    • Patent List
      • 특허출원
      • 특허등록
    • Publications
    • Conference
      • International
      • Domestic
      • International(Before 2006)
      • Domestic(before 2006)
    • Nano Gallery
  • Notice/QnA
    • NDL Notice
    • FAQ
    • QnA
NDL

|      Home      |      NDL      |      Research      |      Patents and Publications      |      Lecture      |       Notice/Q&A      |

Patent List

Publications

Conference

Nano Gallery

특허 등록

[특허등록] 전도체로부터 반도체화된 영역을 갖는 트랜지스터 

110 베이스 절연층

120 바디 전극

130 캐리어 억제층

130a 캐리어 억제층의 폭

150 축퇴반도체층

151 전도체 영역

152 반도체 영역

152a 반도체 영역의 폭

160 제2 층간절연층

163 게이트 절연막

165 게이트 전극

173 소오스 전극

175 드레인 전극

"전도체로부터 반도체화된 영역을 갖는 트랜지스터 " 이승백, 방지영, 최은석, 선현정, 이영훈

국내특허등록

등록 번호 : 제 10-2704866호

등록 일자 : 2024.09.04

133-791, 서울시 성동구 행당동 17번지 한양대학교 융합전자공학부 나노전자소자 연구실 (Tel : 02-2282-1676, Fax : 2294-1676)
Office : 서울 성동구 왕십리로 222  공업센터별관 보일러동 611-2 / Lab : 서울 성동구 왕십리로 222 퓨전테크센터(FTC) 612

Copyright 2004 NDL, Nanoelectronic Devices Laboratory. All rights are reserved. 
Google Sites
Report abuse
Page details
Page updated
Google Sites
Report abuse